1

T15 ���� Ejemplos de implementación de sistemas combinacionales con PLDs

Estructura de un PLD de 3 entradas, 2 salidas: podría ser una ROM aunque la figura indica que tanto el plano AND como el OR se podrían programar (la x indica que se puede dejar la conexión o bien quitar, es decir, si fueran fusibles para eliminar la conexión se quemarían aplicando corrientes elevadas)

Representación simplificada:

2

Memoria ROM (Read Only Memory) para implementación de funciones lógicas

Es un circuito combinacional que genera 2n mintérminos de n variables en su plano AND.

Estructura interna de una ROM de (16x4) bits:

Una ROM de n entradas y m salidas es capaz de implementar m funciones de hasta n variables. Las entradas se suelen denominar direcciones de memoria (An-1...A0).

Funcionalmente el plano OR guarda 2n palabras que son direccionadas

por el plano AND. El plano AND es un decodificador de n a 2n.

Tiempo de acceso de lectura (read access time) � tiempo de propagación

n entradas, m salidas � capacidad de la ROM � (2n x m) bits

3

Ejemplo de aplicación de una ROM Implantación de un sumador completo con una ROM de (8 x 2) bits. Se puede considerar la ROM como el almacenamiento de la tabla de verdad de un conjunto de funciones combinacionales.

Ejemplo de un multiplicador de 4x4 bits implementado con ROM

4

PLA (Programmable Logic Array ���� Arreglos lógicos programables) (Matrices lógicas programables)

Ejemplo: Sumador Completo

1iii1iii1iii1iiii cyxcyxcyxcyxs −−−− +++=

1ii1iiiii cycxyxc −− ++=