dt mosfet new

Transistor hiệu ứng trườngNguyễn Quốc Cường

Transistor hiệu ứng trườngMOSFET

Nguyễn Quốc Cường

Bộ môn 3I-HUT


Giới thiệu

• MOSFET: Metal-Oxide Semiconductor Field Effect Transistor

• MOSFET được sử dụng nhiều trong công nghệ chế tạo IC– Kích thước nhỏ

– Công suất tổn hao thấp

– Giá thành thấp

• Chế tạo IC tương tự và số có độ tích hợp cao

• MOSFET có 2 kiểu– Enhancement MOSFET (được sử dụng nhiều)

– Depletion MOSFET

– Chúng ta sẽ xem xét Enhancement MOSFET

• Một tên khác của MOSFET là IGFET (Insulated-gate FET)


Cấu trúc

N-channel enhancement-type MOSFET (gọi tắt n-MOSFET)Thường L = 0.1 đến 3µm, W=0.2 đến 100 µm, tOX = 2 đến 50nm


• MOSFET có 3 cực– Cực G (Gate)

– Cực D (Drain)

– Cực S (Source)

• Do lớp oxide chắn giữa cực G nên dòng cực gate là rất nhỏ(cỡ 10-15A)

• MOSFET là thiết bị đối xứng,có nghĩa là cực D và S có thể thay đổi vai trò của nhau mà không làm thay đổi đặc tính của MOSFET

• Khi không có điện thế phân cực cho G, thì giữa D và S coi như 2 diode mắc ngược nhau nếu có điện áp giữa S và D thì sẽ không tạo ra dòng điện điện trở lớn (cỡ 1012Ω)


Hình thành kênh dẫn trong n-MOS


• Cực Body, D và S nối đất• Cực G được cung cấp một điện áp dương:

– Các lỗ trống gần cực G sẽ bị đẩy ra xa– Các e của bán dẫn n+ từ S và D sẽ bị kéo vào cực G

• Nếu vGS nhỏ:– số e tập trung ít– chưa hình thành kênh dẫn

• Khi vGS tăng:– nhiều điện tử được tâp trung trong vùng dưới cực G– hình thành kênh dẫn n (n-MOSFET)– điện áp tạo đó hình thành kênh dẫn được gọi là điện áp

ngưỡng Vt (thường từ 0.5V đến 1.0V)– Độ sâu của kênh dẫn tỉ lệ với điện áp giữa điện thế cực G và điện thế của kênh dẫn


Vùng triode – vDS nhỏ


• Thiết lập điện áp vDS nhỏ (cỡ 50mV):– Các điện tử dịch chuyển từ S đến D -> tạo ra dòng iD (chiều từ

D đến S)

• Dòng iD– phụ thuộc vào nồng độ điện tử tập trung trong kênh dẫn, đại

lượng này lại phụ thuộc vào vGS

– phụ thuộc vào vDS

• Thực tế khi vDS nhỏ, dòng iD tỉ lệ tuyến tính với (vGS – Vt) cũng như vDS --> được coi như là điện trở (RDS) được điều khiển bằng điện áp vGS


Đặc tính iD-vDS khi vDS nhỏ


Hoạt động của MOSFET khi vDS lớn

• Giữ VGS = const ( > Vt) và tăng vGS

Dọc theo kênh dẫn từ S đến D,:• điện áp thay đổi từ 0 đến vDS• điện áp so với cực G tăng từ vGS đến (vGS –vDS)

độ sâu của kênh dẫn sẽ có hình thang : nở rộng tại S và thu nhỏ tại D


• Dọc theo kênh dẫn từ S đến D,:– điện áp thay đổi từ 0 đến vDS

– điện áp so với cực G tăng từ vGS đến (vGS – vDS)

độ sâu của kênh dẫn sẽ có hình thang : nở rộng tại S vàthu nhỏ tại D

• Nếu tiếp tục tăng vDS

• dòng điện iD tăng

• vGD sẽ giảm kênh dẫn sẽ tiếp tục bị bóp nhỏ lại ở gần cực D điện trở tăng lên theo

• vDS tăng đến giá trị mà tại D điện thế giảm đến vGD = Vt độ sau kênh dẫn bằng D sẽ bằng 0 điểm pinched-off

• Tại pinched-off: dòng điện hầu như không tăng khi vDS tiếp tục tăng


iD-vDS của e-NMOS khi vGS > Vt


Chế độ làm việc của MOSFET

• Kênh dẫn chỉ hình thành khi vGS > Vt:

– Khi vDS < (vGS-Vt) dòng điện iD tỉ lệ thuận với vDS và vGS

vùng điện trở điều khiển (hay vùng triode)

– Khi vDS ≥ (vGS-Vt) dòng điện không tăng khi vDS tăng vùng bão hòa

Độ sâu của kênh dẫn khi vGS = const, và vDS tăng


Dòng điện iD• Khi vGS < Vt dòng iD ≅ 0 (vùng cut-off)

• Khi vGS > Vt , dòng điện iD được tính theo công thức

( )' 2D n GS t DS DS

W 1i k v V v v

L 2⎡ ⎤= − −⎢ ⎥⎣ ⎦

( )2'D n GS t

1 Wi k v V

2 L= −

( vùng triode )

( vùng bão hòa )

k’n : tham số hỗ dẫn quá trình (phụ thuộc vào công nghệ sản xuất MOSFET) (đơn vị : A/V2)W: chiều rộng kênh dẫnL: chiều dài kênh dẫnW/L : tỉ số hình dạng của MOSFET (aspect ratio)(Với công nghệ của năm 2003, Lmin = 0.13µm, Wmin = 0.16µm, bề dày lớp oxide có thể đạt 2nm)


MOSFET kênh P (PMOS)

• Chế tạo trên một đế bán dẫn kiểu n, cực D và S là các vùng p+

• Thiết bị hoạt động giống như NMOS, ngoại trừ rằng vGS vàvDS có giá trị âm

• Điện áp ngưỡng Vt cũng có gía trị âm

• Dòng điện vào từ S ra ở D


CMOS

• Được sử dụng nhiều trong công nghệ chế tạo IC (cả tương tự và số)


Ký hiệu NMOS

a. Ký hiệu NMOSb. Một kiểu ký hiệu khác của NMOSc. Ký hiệu rút gọn trong trường hợp cực B (body) được nối với S

hoặc trong trường hợp hiệu ứng của Body là nhỏ có thể bỏ qua


Ký hiệu PMOS

a. Ký hiệu PMOS

b. Một cách ký hiệu khác của PMOS

c. Trong trường hợp B nối với S


Đường cong đặc tính iD - vDS


mô hình tín hiệu lớn của NMOS trong vùng bão hòa


Hiệu ứng thay đổi chiều dài kênh dẫn(channel-length modulation)• Khi vDS tăng lớn hơn vDSsat (=vGS-Vt) thì điểm pinched-off có

xu hướng dịch ra xa D giảm chiều dài kênh dẫn


( )

( )

( )

2'D n GS t

2'n GS t

2'n GS t

1 Wi k v V

2 L- L1 W 1

k v V2 L 1 L L

1 W Lk 1 v V

2 L L

= −∆

= −− ∆

∆⎛ ⎞≅ + −⎜ ⎟⎝ ⎠

Nếu coi (∆L / L << 1) ta có

Nếu giả thiết ∆L tỉ lệ tuyến tính với vDS , ∆L / L = λ vDS

( ) ( )2'D n GS t DS

1 Wi k v V 1 v

2 Lλ= − +

λ : là một tham số quá trình (đơn vị V-1)


Đặc tính iD-vDS và ảnh hưởng của vDS

dt mosfet new

Documents