CISC & RISC

CISC & RISCPOR: CHRISTIAN CSAR ACERO CATACORAINTRODUCCINHoy en da los programas cada vez ms grandes y complejos demandan mayor velocidad en el procesamiento de informacin, lo que implica la bsqueda de microprocesadores ms rpidos y eficientes. Un microprocesador es la encapsulacin, en un chip, de la unidad aritmtico-lgica y la unidad de control, es quien ejecuta el programa almacenado en la memoria principal y quien opera con los datos. Si un microprocesador es capaz de ejecutar muchas instrucciones en cdigo mquina no es garanta de ser mejor que otro que ejecuta menos instrucciones. En la actualidad sucede todo lo contrario. Podemos encontrar dos tipos de microprocesadores: CISC y RISCDEFINAMOS CISC (complex instruction set computer) Computadoras con un conjunto de instrucciones complejo.

RISC (reduced instruction set computer) Computadoras con un conjunto de instrucciones reducido.

DEFINAMOSLa arquitectura del procesador es lo que hace la diferencia entre el rendimiento de un CPU (Unidad Central de Proceso) y otra. Dependiendo de cmo el procesador almacena los operandos de las instrucciones de la CPU, existen tres tipos de juegos de instrucciones:

1. Juego de instrucciones para arquitecturas basadas en pilas. 2. Juego de instrucciones para arquitecturas basadas en acumulador. 3. Juego de instrucciones para arquitecturas basadas en registros. Las arquitecturas RISC y CISC son ejemplos de CPU con un conjunto de instrucciones para arquitecturas basadas en registrosARQUITECTURA CISCLa microprogramacin es una caracterstica importante de casi todas las arquitecturas CISC. Significa que cada instruccin de mquina es interpretada por un microprograma localizado en una memoria en el circuito integrado del procesador. Cuando el sistema operativo o una aplicacin requieren realizar una accin, enva al procesador el nombre del comando para realizarla junto con el resto de informacin complementaria que se necesite. Pero cada uno de estos comandos de la ROM del CISC varan de tamao y, por lo tanto, el chip debe en primer lugar verificar cuanto espacio requiere el comando para ejecutarse y poder as reservrselo en la memoria interna.ARQUITECTURA CISCAdems, el procesador debe determinar la forma correcta de cargar y almacenar el comando, procesos ambos que ralentizan el rendimiento del sistema. El procesador enva entonces el comando solicitado a una unidad que lo descodifica en instrucciones ms pequeas que podrn ser ejecutadas por un nanoprocesador, una especie de procesador dentro del procesador. Y al no ser las instrucciones independientes, pues son instrucciones menores procedentes de la descodificacin de una instruccin mayor, slo puede realizarse una instruccin cada vez. A travs de la compleja circuitera del chip, el nanoprocesador ejecuta cada una de las instrucciones del comando. El desplazamiento por esta circuitera tambin ralentiza el proceso. Para realizar una sola instruccin un chip CISC requiere de cuatro a diez ciclos de reloj.ARQUITECTURA RISCBuscando aumentar la velocidad del procesamiento se descubri en base a experimentos que, con una determinada arquitectura de base, la ejecucin de programas compilados directamente con microinstrucciones y residentes en memoria externa al circuito integrado resultaban ser ms eficientes, gracias a que el tiempo de acceso de las memorias se fue decrementando conforme se mejoraba su tecnologa de encapsulado. Debido a que se tiene un conjunto de instrucciones simplificado, stas se pueden implantar por hardware directamente en la CPU, lo cual elimina el microcdigo y la necesidad de decodificar instrucciones complejas.

ARQUITECTURA RISCEl procesador RISC puede adems ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qu comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC ms sencillos, la circuitera por la que pasan tambin es ms sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con ms rapidez. Para ejecutar una sola instruccin normalmente les basta con un ciclo de reloj.

ARQUITECTURA RISCAlrededor del 20% de las instrucciones ocupa el 80% del tiempo total de ejecucin de un programa. Existen secuencias de instrucciones simples que obtienen el mismo resultado que secuencias complejas predeterminadas, pero requieren tiempos de ejecucin ms cortos. En los sistemas RISC casi todas las instrucciones pueden ejecutarse dentro de un ciclo de reloj con un control implantado por hardware, base importante para la reorganizacin de la ejecucin de instrucciones por medio de un compilador.

CISCIBM 370/168El IBM System/370 ( S/370 ) fue una gama de modelos de mainframes de IBM anunciaron el 30 de junio de 1970, los sucesores del System/360 familia. La serie mantiene la compatibilidad hacia atrs con el S/360, lo que permite una fcil migracin para los clientes; esto, adems de un rendimiento mejorado, fueron los temas dominantes del anuncio del producto. Mejoras sobre el S/360 Por primera vez en la gama de modelos S/370 incluyen:

capacidad estndar de doble procesador;"Memoria principal monoltica", basada en circuitos integrados en lugar de ncleos magnticos ;llena la memoria virtual a travs de un nuevo disquete microcdigo en el 370/145 y una actualizacin de hardware para incluir un cuadro de DAT en el 370/155 y 370/165; stos no fueron anunciados hasta 1972;128 bits en coma flotante aritmtica en todos los modelos. IBM 370/168

VAX 11/780El VAX-11 era una familia de minicomputadoras desarrollados y fabricados por Digital Equipment Corporation (DEC), utilizando procesadores de aplicacin de la VAX arquitectura del conjunto de instrucciones (ISA). El VAX-11/780 fue la primera computadora VAX.

VAX 11/780El VAX-11/780 , cuyo nombre en cdigo " estrella ", fue presentado el 25 de octubre de 1977 en la reunin anual de diciembre de Accionistas. Fue la primera computadora para implementar la arquitectura VAX. El VAX-11/780 unidad central de procesamiento (CPU) fue construido a partir de la lgica transistor-transistor (TTL) dispositivos y tena un tiempo de 200 ns ciclo (5 MHz) y una cach de 2 kB. Se tuvo acceso a la memoria y la E / S a travs de la interconexin sncrona Backplane (OSE).

El VAX-11/780 apoyado 128 kB de 8 MB de memoria (2MB inicialmente) a travs de uno o dos controladores de memoria. Cada controlador de memoria soportada 128 kB a 4 MB de memoria. La memoria se construye a partir de 4 o 16 kbit semiconductor de xido metlico (MOS) RAM montados en tarjetas de matriz de memoria. Cada controlador de memoria controla hasta 16 tarjetas de matriz. La memoria fue protegido por error cdigo de correccin de errores (ECC).INTEL 80486El Intel 80486 (Comercializado i486 , hablado como Intel 486 ) fue un mayor rendimiento de seguimiento para el Intel 80386 microprocesador . Introducida en 1989, fue la primera fuerza [ 1 ] canalizado x86 diseo, as como el primer chip x86 de utilizar ms de un milln de transistores, debido a un gran cach en el chip y una unidad de punto flotante integrada. Representa una cuarta generacin de binarios compatibles CPUs ya que el original 8086 de 1978.

A 50 MHz 80.486 ejecutados alrededor de 40 millones de instrucciones por segundo en promedio, y fue capaz de alcanzar un rendimiento mximo de 50 MIPS.

El i486 fue sin el 80-prefijo habitual a causa de un fallo judicial que prohbe nmeros trademarking (como 80486). Ms tarde, con la introduccin de la marca Pentium , Intel comenz la marca de sus fichas con palabras en lugar de nmeros.

RISCMOTOROLA 88000El 88000 ( m88k para abreviar) es un RISC arquitectura del conjunto de instrucciones (ISA), desarrollado por Motorola . El 88000 fue el intento de Motorola en una arquitectura RISC de cosecha propia, que comenz en la dcada de 1980. El 88.000 llegaron en el mercado cerca de dos aos despus de la competidora SPARC y MIPS . Debido al retraso en el inicio y extensas demoras que liberan el MC88110 de segunda generacin, el m88k logr un xito muy limitado fuera del MVME plataforma y entornos de controladores embebidos.Aunque se hace referencia a veces como A88k , el Apolo PRISM no est relacionado con el Motorola 88000.MIPS T4000El R4000 es un microprocesador desarrollado por MIPS Computer Systems que implementa el MIPS III arquitectura del conjunto de instrucciones (ISA). Anunciado oficialmente el 1 de octubre de 1991, fue uno de los primeros microprocesadores de 64 bits y la primera implementacin MIPS III. A principios de 1990, cuando se espera que los microprocesadores RISC para reemplazar los microprocesadores CISC como el Intel i486 , el R4000 fue seleccionado para ser el microprocesador del entorno de computacin avanzada (ACE), un estndar del sector que pretende definir una plataforma RISC comn. ACE finalmente fracas debido a un nmero de razones , pero el R4000 encontr el xito en los mercados de estaciones de trabajo y servidores.

SUPERESCALARIBM RS/6000RISC System/6000 o RS/6000 para abreviar, es una familia de RISC basados en UNIX servidores , estaciones de trabajo y supercomputadoras hechas por IBM en la dcada de 1990. La familia RS/6000 reemplaz el IBM RT plataforma informtica en febrero de 1990 y fue la primera lnea de la computadora para ver el uso de IBM PODER y PowerPC basados en microprocesadores. RS/6000 sido renombrado eServer pSeries en octubre de 2000.ipos RS/6000 de los ordenadores son los PowerServer servidores, PowerStation estaciones de trabajo y escalable POWERparallel plataforma superordenador. Aunque la mayora de las mquinas eran computadoras de escritorio, desksides, o montado en rack, haba un modelo de porttil tambin, el Modelo 860. Una gran cantidad de equipos famosos estn basados RS/6000, como el P2SC basado Deep Blue supercomputadora que venci al campen mundial Garry Kasparov al ajedrez en 1997 y el POWER3 basado ASCI White , que era el ordenador ms rpido del mundo desde 2000 hasta 2002.INTEL 80960Intel 's i960 (o 80.960 ) fue un RISC basados en microprocesador de diseo que se hizo popular durante la dcada de 1990 como un integrado microcontrolador , convirtindose en una CPU de mayor venta en este campo, junto con la competidora AMD 29000 . A pesar de su xito, Intel cay comercializacin i960 a finales de 1990 como un efecto secundario de un acuerdo con diciembre en el que Intel recibi los derechos para producir el StrongARM CPU. El procesador contina para ser utilizado en algunas aplicaciones militares.

INTEL 80960Para evitar los problemas de rendimiento que plagaron el I432, la arquitectura de conjunto de instrucciones i960 central era un diseo RISC, slo implementado en su totalidad en el i960MX , y el subsistema de memoria se hizo 33 bits de ancho - una palabra de 32 bits y un " tag bit "para indicar la memoria protegida. En muchas otras formas en que el i960 sigui el original Berkeley RISC diseo, sobre todo en el uso de ventanas de registros , un nmero especfico de la implementacin de la cach para que los registros por subrutina, lo que permite llamadas de rutina rpidas. El competir Universidad de Stanford diseo, comercializado como MIPS , no hizo uso de este sistema, confiando en que el compilador genere llamada del subprograma ptimo y devolver el cdigo de su lugar. En comn con la mayora de los diseos de 32 bits, el i960 tiene un espacio de memoria de 32 bits plana, sin segmentacin de memoria . La arquitectura i960 tambin anticip un superescalar aplicacin, con las instrucciones que se enviarn simultneamente a ms de una unidad dentro del procesador.CONCLUSIONESUn procesador RISC tpico tiene una capacidad de procesamiento de dos a cuatro veces mayor que la de un CISC. En los procesadores CISC las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de microinstrucciones almacenadas en una ROM interna. En los procesadores CISC se requieren de varios ciclos de reloj, al menos uno por microinstruccin. Los procesadores CISC reduce la dificultad de crear compiladores. Los procesadores CISC facilitan la depuracin de errores. En los procesadores RISC la CPU trabaja ms rpido al utilizar menos ciclos de reloj para ejecutar instrucciones. RISC utiliza un sistema de direcciones no destructivas en RAM, eso significa que a diferencia de CISC, RISC conserva despus de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecucin de nuevas operaciones. En los procesadores RISC cada instruccin puede ser ejecutada en un solo ciclo del CPU