dispositivos lógicos programáveis (pld)

• Os dispositivos lógicos programáveis (PLD – Programmable Logic Device) são circuitos integrados programáveis pelo usuário, que possui um grande número de portas lógicas (AND, OR, NOT), flip-flops e registradores que estão ligados em um mesmo CI.

Dispositivos Lógicos Programáveis (PLD)

Dispositivos Lógicos Programáveis (PLD)

• Um arranjo lógico programável consiste de um circuito que possui uma estrutura interna baseada em um conjunto de portas AND-OR (o conjunto de portas AND e OR são chamados de arranjos).

Arranjos Lógicos Programáveis

• As entradas desse circuito são ligadas às entradas das portas AND e as saídas das portas AND são ligadas às entradas das portas OR e suas saídas representam as saídas do circuito


Memória PROM (Programmable ROM)

• A memória ROM programável (PROM) é uma memória apenas de leitura que pode ser gravada uma vez pelo usuário através da queima dos fusíveis internos. Na memória PROM o arranjo AND é pré-definido em fábrica (arranjo fixo) e somente o arranjo OR é programável.


Na memória PROM o arranjo AND é pré-definido em fábrica (arranjo fixo) e somente o arranjo OR é programável.


Funções programadas

Programação da saída O2

PAL - Programmable Array Logic

• O PAL tem as a portas AND programáveis, ou seja, enquanto as portas OR são pré-conectadas em fábrica, então todas as portas AND podem ser programadas.

Arranjos AND programáveis

Arranjos OR fixos

X – ligações fixas - ligações programáveis

PLA - Programmable Logic Arrays

• Um PLA possui tanto a matriz de portas AND quanto a matriz de portas OR programáveis combinando as características de uma PROM e de um PAL

Arranjos AND programáveis

Arranjos OR programáveis

X – ligações programáveis - ligações programáveis

Arranjos de Portas Programáveis

• Os arranjos de portas programáveis são estruturas mais genéricas e versáteis que as baseadas na estrutura tradicional AND-OR dos arranjos lógicos programáveis.

Arranjos de Portas Programáveis

• A principal vantagem deste tipo de circuito é a possibilidade de reprogramação do comportamento de um circuito quantas vezes for necessária, ao contrário dos arranjos lógicos programáveis que só podem ser programados uma vez, ou seja, definida sua função lógica ela não poderá ser mudada.

CPLD - Complex PLD

• Os CPLDs podem ser vistos como dispositivos que utilizam em sua estrutura vários PLD´s (PLA ou PAL). Cada PLA ou PAL formam células que são interligadas através de conexões programáveis,

CPLD - Complex PLD

Os CPLDs podem ser vistos como dispositivos que utilizam em sua estrutura vários PLD´s (PLA ou PAL). Cada PLA ou PAL formam células que são interligadas através de conexões programáveis

FPGA- Field Programmable Gate Array

• É um dispositivo lógico programável que possui uma arquitetura baseada em blocos lógicos configuráveis, chamados de CLB (Configuration Logical Blocks) que são formados por portas lógicas e flip-flops que implementam funções lógicas. O FPGA também é formado por estruturas chamadas de blocos de entrada e saída (IOB – In/Out Blocks), os quais são responsáveis pelo interfaceamento entre as saídas provenientes das combinações de CLBs


Blocos Lógicos Configuráveis

Blocos de Entrada e Saída

Linhas de Roteamento

Matriz de Roteamento









É um dispositivo lógico programável que possui uma arquitetura baseada em blocos lógicos configuráveis, chamados de CLB (Configuration Logical Blocks) que são formados por portas lógicas e flip-flops que implementam funções lógicas.














O FPGA também é formado por estruturas chamadas de blocos de entrada e saída (IOB – In/Out Blocks), os quais são responsáveis pelo interfaceamento entre as saídas provenientes das combinações de CLBs


A típica estrutura interna de um bloco lógico configurável de um FPGA, consiste em flip-flops, um determinado número de multiplexadores e uma estrutura de função combinatória para implementar as funções lógicas.

Memória SRAM – Diagrama interno

lógica de controle

barramento de saída – tri-state

decodificação de endereço

célula de armazenamento

mux

barramento de entrada

• É um tipo de memória volátil onde cada bit de dados é armazenado em um minúsculo capacitor, que conserva sua carga por apenas alguns milésimos de segundo, precisando ser continuamente recarregado.

Memória DRAM – RAM dinâmica

Memória DRAM – RAM dinâmica

•Fabricada com tecnologia MOS

•Alta capacidade (armazena informações em pequenos capacitores)

•Baixo consumo

Memória DRAM – Diagrama interno

saída de dados

entrada de dados

amplificador sensor vref

sw1

sw2 sw3 sw4

C

Representação de uma célula de memória dinâmica

Memória DRAM – escrita na célula

saída de dados

entrada de dados


sw1

sw2 sw3 sw4

C

1 – Lógica de leitura/escrita fecham as chaves sw1 e sw2, deixando sw3 e sw4 abertas

2- O dado de entrada é levado ao capacitor C

(“1” carrega o capacitor, “0” descarrega o capacitor)

Memória DRAM – Diagrama interno

saída de dados

entrada de dados


sw1

sw2 sw3 sw4

C

3 – A seguir as chaves são abertas de modo que o capacitor fique desconectado do restante do circuito

4- Idealmente o capacitor reteria sua carga indefinidamente, mas há sempre uma fuga pelas chaves desligadas, de forma que o capacitor perde sua carga gradualmente

Memória DRAM – leitura da célula

saída de dados

entrada de dados

amplificador sensor

vref

sw1

sw2 sw3 sw4

C

1 – Na leitura as chaves sw2 e sw3 e sw4 são fechadas e sw1 é mantida aberta

2 – Isso conecta a tensão armazenada no capacitor ao amplificador sensor que compara essa tensão com um valor de referência (Vref) para produzir uma tensão bem definida na saída de dados que define o nível “0” ou “1” (Vc > Vref saída de dados = “1” (vcc) ; Vc < Vref saída de dados = “0” (gnd))3 – O amplificador também restaura a tensão no capacitor, ou seja, o bit de dado na célula de memória é restaurado cada vez que é lido (refresh)

vcc

gnd

vc

Arranjo das células em uma DRAM (16 x 1)

decodificador de colunade

codi

ficad

or d

e lin

ha

célula de memória

4 linhas

4 colunas

A1A0

A2

A3

entrada de endereço da coluna

entr

ada

de e

nder

eço

da li

nha

Diagrama interno de uma DRAM (16 x 1)entrada de endereço da coluna

decodificador de coluna temporização e controle

deco

dific

ador

de

linha

te

mpo

rizaç

ao e

con

trol

ecélula de memória

4 linhas

4 colunas

A1A0

A2

A3

entr

ada

de e

nder

eço

da li

nha

CAS (columm address strobe)

RAS

(row address strobe)

Ciclo de escrita em uma RAM Dinâmica

RAS

CAS

endereço LINHA COLUNA

R/W

DADOS VÁLIDOS

Entrada de dados

A B C D

A – sinal RAS é aplicado indicando que no barramento existe endereço da linha

B – sinal CAS é aplicado indicando que no barramento existe endereço da coluna

C,D – pulso de R/W escreve o dado válido na célula de memória endereçada

Ciclo de leitura em uma RAM Dinâmica

RAS

CAS

endereço LINHA COLUNA

R/W

DADOS VÁLIDOS

saída de dados

A B C D

A – sinal RAS é aplicado indicando que no barramento existe endereço da linha

B – sinal CAS é aplicado indicando que no barramento existe endereço da coluna

C,D – sinal R/W em nível “1” indica leitura e o dado válido da célula de memória endereçada aparece na saída de dados

Módulos de Memória

• Módulo SIMM (Single–in–line-module ) – é um cartão de circuito impresso com 30 ou 72 pontos de contatos nas duas faces do cartão. Usa chips DRAM de +5 V que variam de capacidade de 1 a 16 Mbits em encapsulamento para montagem em superfície

• Módulo DIMM (Dual-in-line-module) – tem 168 pinos, 84 em cada face do cartão, são usados em PCs com barramento de dados de 64 bits em versões de +3,3V e +5V

• SODIMM (Small-outline dual-in-line module) – usado em aplicações compactas como computadores laptop

Exemplos de DRAM comerciais

SIMM – 30 pinos

SIMM – 72 pinos

DIMM – 168 pinos

ROM ou PROM

EPROM

Flash

EEPROM

Relações entre memórias semicondutoras não voláteis

com

plex

idad

e e

cust

o do

dis

posi

tivo

não pode ser apagada

pode ser apagada e reprogramada com luz UV fora do circuito (tem que ser retirada da placa)

pode ser apagada e reprogramada eletricamente no circuito por setor ou em bloco

pode ser apagada e reprogramada eletricamente no circuito byte a byte

Aplicações de memória não voláteis

• Memória bootstrap – Armazena programas denominados programas bootstrap cuja função é carregar o sistema operacional da memória de massa (disco) para a memória principal

•Tabelas de dados – Armazenar tabelas de dados que não são alteradas, por exemplos tabelas trigonométricas(seno, coseno, tangente, etc)

• Conversor de dados – Converte os dados expressos em um tipo de código em outro tipo de código (BCB, ASCII, EBCDIC, etc)

• Gerador de funções – Funções booleanas diversas

dispositivos lógicos programáveis (pld)

Documents