digitalna integrisana kola - praktikum

ELEKTRONSKI FAKULTET U NIU KATEDRA ZA ELEKTRONIKU

DIGITALNA INTEGRISANA KOLAPraktikum za laboratorijske vebe

Milun Jevti Goran Stani Marko Cvetkovi

Ni, 2006

SadrajPRAVILA ZA RAD LABORATORIJSKIH VEBI IZ PREDMETA DIGITALNA INTEGRISANA KOLA 1

I DEOSIMULACIJA POMOU PSPICE-A1 2 ANALIZA ELEKTRONSKIH KOLA 1.1 SPICE i PSPICE simulator MICROSIM DESIGN CENTER 5.1 2.1 Tipovi analize koji se mogu vriti 2.1.1 Analiza kola u jednosmernom reimu 2.1.2 Analiza u frekvencijskom domenu 2.1.3 Analiza u vremenskom domenu i Furijeova analiza KORIENJE MICROSIM DESIGN CENTER SOFTVERSKOG PAKETA PRIPREMA KOLA ZA SIMULACIJU PROGRAM SCHEMATICS 4.1 Osnovni prikaz i meniji 4.2 Otvaranje fajla sa elektrinom emom kola 4.3 Definisanje vrednosti komponenata i drugih parametara 4.3.1 Atributi elemenata kola i njihova promena 4.4 Definisanje napajanja i talasnih oblika ulaznih signala 4.4.1 Definisanje atributa generatora napajanja 4.4.2 Definisanje atributa pobudnih generatora 4.5 Provera elektrinih pravila i kreiranje netliste 4.6 Izbor tipa analize POKRETANJE SIMULACIJE PROGRAM PSPICE ANALIZA REZULTATA SIMULACIJE PROGRAM PROBE KRATAK PREGLED KORIENA LITERATURA

35 5 7 7 8 8 8 11 13 13 15 17 17 20 20 21 22 23 25 27 31 33

3 4

5 6 7 8

II DEOPRAKTIKUMSPISAK VEBI VEBA 1 CMOS LOGIKA KOLA Teorijski uvod Uputstvo za rad VEBA 2 TTL LOGIKA KOLA Teorijski uvod Uputstvo za rad

3537 39 39 39 47 59 59 59 67

VEBA 3 ECL LOGIKA KOLA Teorijski uvod Uputstvo za rad VEBA 4 IMPULSNA KOLA REALIZOVANA NAPONSKIM KOMPARATORIMA Teorijski uvod Uputstvo za rad VEBA 5 GENERATORI LINEARNE VREMENSKE BAZE Teorijski uvod Uputstvo za rad VEBA 6 INTEGRISANI TAJMER 555 Teorijski uvod Uputstvo za rad

77 77 77 83 89 89 89 95 103 103 103 107 111 111 111 119

PRAVILA ZA RAD LABORATORIJSKIH VEBI

1

Pravila za rad laboratorijskih vebi iz predmeta Digitalna integrisana kolaLaboratorijske vebe iz predmeta Digitalna integrisana kola izvode se u Laboratoriji za elektroniku soba 204, po istaknutom rasporedu asova, uz prisustvo angaovanog nastavnika/saradnika. Za adekvatnu opremljenost i ispravnost postavljanih radnih mesta za laboratorijske vebe odgovoran je laborant i angaovano lice za izvoenje vebi. Student ne sme pristupiti radnom mestu sa neispravnom maketom ili radnom mestu bez neophodne instrumentacije. Svaka laboratorijska veba se radi u trajanju od dva kolska asa 90 minuta (nije mogue da student u toku dva kolska asa uradi vie od dve vebe). Laboratorijsku vebu postavljenu na jednom radnom mestu mogu raditi najvie 2 (dva) studenta tokom jednog termina za izvoenje vebi. Student je duan da po istaknutom rasporedu asova redovno dolazi da radi laboratorijske vebe. Za svaku laboratorijsku vebu student je u obavezi da se teorijski pripremi. Ukoliko student ne dobije pozitivnu ocenu teorijske pripremljenosti, ne moe pristupiti radu na vebi. Student poinje rad na vebi na osnovu zadatka za vebu, ali ukljuivanje izvora napajanja sme da izvri tek nakon dobijene dozvole od angaovanog lica. Student dobijene rezultate pie izvetaj za uraenu vebu popunjavajui Praktikum. Student je duan da Praktikum sa potpunim izvetajem za prethodno uraenu vebu ima u terminu kada radi narednu vebu. Angaovano lice za izvoenje laboratorijskih vebi je duno da za svakog studenta utvrdi teorijsku pripremljenost za izvoenje laboratorijskih vebi. Nakon pozitivne ocene pripremljenosti i provere veza za svaku maketu, angaovano lice dozvoljava dalji rad na vebi. Angaovano lice za izvoenje laboratorijskih vebi je duno da studentima d i dodatna uputstva za uspenu realizaciju zadatka laboratorijskih vebi. Svaku uoenu neispravnost opreme i makete student je obavezan da odmah prijavi angaovanom licu za izvoenje laboratorijskih vebi. Angaovano lice je duno da odmah preduzme mere za stvaranje mogunosti da student uradi vebu. Svako zlonamerno injenje tete i onemoguavanje normalnog odvijanja vebi, bie sankcionisano. Najstroe je zabranjeno korienje linih prenosivih memorijskih medijuma (flipi diskete, CD, flash memorije). Svako prebacivanje fajlova sa raunara u laboratoriji na line memorijske medije i obrnuto, bie sankcionisano. Prvi deo svake vebe je simulacija pomou PSPICE-a. Snimanje talasnih oblika za ovaj deo vebe podrazumeva posmatranje talasnih oblika signala u zadatim takama u programu Probe i njihovo crtanje na predvienim mestima u Praktikumu, vodei rauna o njihovim faznim stavovima i vremenskoj i naponskoj osi. Drugi dao svake vebe je snimanje talasnih oblika pomou osciloskopa, koje podrazumeva osciloskopsko sinhrono posmatranje talasnih oblika naponskih signala u zadatim takama kola i njihovo crtanje na predvienim mestima u Praktikumu, vodei rauna o njihovim faznim stavovima i vremenskoj i naponskoj osi.

2

DIGITALNA INTEGRISANA KOLA PRAKTIKUM ZA LABORATORIJSKE VEBE

Student koji u toku semestra iz opravdanih razloga izostane sa jedne laboratorijske vebe, omoguie se naknadno laboratorijsko vebanje u terminu koje zakae angaovano lice. Evidencija prisutnosti studenata, uraenih vebi (redni broj vebe i datum rada) i ocena (izvetaj i odbrana izvetaja), vodi se u svesci povezanih spiskova studenata po grupama. Svaki student mora imati svoj primerak Praktikuma za laboratorijske vebe iz predmeta Digitalna integrisana kola po kojem radi svaku vebu. Rad na laboratorijskim vebama angaovano lice za izvoenje laboratorijskih vebi ocenjuje ocenama od 5(pet) do 10(deset). U ocenu za jednu vebu ulaze ocena za izvetaj za prethodnu vebu i ocena za usmenu odbranu izvetaja. Ocena 5 (pet) znai da student nije poloio. Student mora da poloi sve vebe (da dobije najmanje ocenu 6) da bi dobio pozitivnu konanu ocenu. Prosena ocena sa svih laboratorijskih vebi ulazi u konanu ocenu na ispitu (25% ukupne ocene). Samo student koji je uspeno uradio sve vebe ima pravo na overu u indeksu potpis angaovanog lica za izvoenje laboratorijskih vebi. Za potovanje svih prethodnih stavova prvenstveno e se starati angaovano lice za izvoenje laboratorijskih vebi.

I DEOSimulacija pomou PSPICE-a

MicroSim PSPICE i Design Center 5.1

SIMULACIJA POMOU PSPICE-A

5

1 Analiza elektronskih kolaPod analizom elektronskih kola podrazumeva se postupak pomou koga se moe izraunavanjem odrediti odziv elektronskog kola ukoliko je poznata pobuda. Kako je analiza sloenih kola veoma komplikovana, za nju je neophodno korienje raunara. Softver za analizu elektronskih kola pomae projektantima da verifikuju performanse i provere karakteristike projektovanog kola pre njegove izrade. Sam proces analize elektronskog kola pomou raunara drugaije se naziva simulacija, a softver koji se koristi za analizu simulator. Da bi mogao da se simulira rad nekog kola neophodno je opisati ponaanje tog kola odgovarajuim sistemom jednaina. Svaki element kola doprinosi sistemu jednaina saglasno nainu na koji je matematiki opisan njegov uticaj na rad kola, odnosno nainu na koji je definisan elektrini model tog elementa. Meutim, jedno elektronsko kolo se razliito ponaa zavisno od reima u kome radi. Shodno tome, modeli koji opisuju ponaanje elemenata razlikuju se u zavisnosti od reima rada. U skladu s tim, mogu se izdvojiti tri osnovna tipa analize: analiza jednosmernih reima (DC) testiraju se jednosmerne (DC) karakteristike kola; analiza naizmeninih reima (AC analiza ili analiza u frekvencijskom domenu) utvruju se frekvencijske karakteristike kola; - analiza u vremenskom domenu (analiza prelaznih reima) analizira se odziv kola u vremenu. Od pomenutih analiza za kurs Digitalna integrisana kola od znaaja e biti samo analiza jednosmernih reima i analiza u vremenskom domenu. -

1.1 SPICE i PSPICE simulatorSPICE (Simulation Program with Integrated Circuits Emphasis) je simulator elektronskih kola opte namene. To je snaan program koji se koristi pri projektovanju integrisanih kola i tampanih ploa kako bi se proverio integritet elektrine eme kola koje se razvija i predvidelo ponaanje kola posle fabrikacije. Originalno je razvijen u Electronics Research Laboratory na University of California, Berkley, 1975. godine. Od tada se pojavilo mnogo razliitih komercijalnih verzija ovog simulatora kao to su PSPICE (kompanije MicroSim, kasnije OrCAD, a sada vlasnitvo Cadance Design Systems), TSPICE (Tanner Research), HSPICE (kompanije Meta Software, sada vlasnitvo Synopsys) i drugi. SPICE poseduje svoj ulazni jezik kojim se opisuje kolo koje je predmet analize u simulaciji. Taj ulazni jezik ima svoju sintaksu, a rezultat tog opisa je ulazna datoteka tekstualnog tipa. SPICE simulator generie jednu tekstualnu izlaznu datoteku, a, ukoliko korisnik to eli, generie i jednu grafiku izlaznu datoteku koja omoguava grafiki prikaz razultata simulacije. Pored pomenutih datoteka SPICE koristi i biblioteke ulazne datoteke, u kojima se nalaze modeli komponenata (dioda, tranzistora, flip-flopova itd). Na kursu Digitalna integrisana kola koristiemo simulator PSPICE. PSPICE je verzija SPICE-a koja se pokree na personalnim raunarima (PC, otuda je P prvo slovo u njegovom imenu). PSPICE moe da simulira analogna, digitalna i hibridna kola (kola sa meovitim signalima, tj. kola koja sadre i digitalne i analogne elemente).


7

2 MicroSim Design Center 5.1Softverski paket za analizu elektronkih kola MicroSim Design Center 5.1 sastoji se od pet programa. To su: Schematics program za unos i proveru elektrinih ema. PSpice simulator elektronskih kola Probe grafiki postporcesor koji omoguava grafiki prikaz rezultata simulacije (talasni oblici, jednosmerne i frekvencijske karakteristike kola i sl.) Stimulus Editor program za definisanje pobude kola. Parts program za kreiranje i izmenu modela komponenata.

Zahvaljujui programu Schematics nije neophodno ulaznu datoteku kreirati kao tekstualnu, opisivanjem kola pomou ulaznog jezika SPICE, ve je omogueno crtanje elektrine eme. Posle unoenja elektrine eme, pozivom odgovarajuih opcija se kreira tekstulana ulazna datoteka koju program PSpice koristi u simulaciji. Sama simulacija se moe pokrenuti iz programa Schematics pozivom odgovarajue opcije iz menija. Po zavretku simulacije programom PSpice, pokree se program Probe koji omoguava grafiki prikaz rezultata simulacije. to se tie same analize kola, programski paket MicroSim Design Center omoguava pokretanje osnovnih i naprednih analiza kola. Pomou ovog softverskog paketa se moe obavljati: Analiza kola u jednosmernom reimu rada (DC), frekvencijskom (AC) i vremenskom (Transient) domenu, to omoguava testiranje odziva kola za razliitu ulaznu pobudu. Parametarska analiza, Monte-Carlo analiza, analiza osetljivosti i ponaanja kola u najgorem sluaju (worst-case analiza), to omoguava da se utvrdi kako e se ponaati kolo kada se menjaju vrednosti nekih njegovih parametara i komponenata. Digitalna worst-case vremenska analiza koja omoguava detekciju i lokalizaciju problema sinhronizacije koji se javljaju samo u posebnim sluajevima.

-

Pored pomenutog ovaj softverski paket nam omoguava korienje bogatog skupa bibliotekih modela analognih i digitalnih komponenata. Modeli koji se mogu koristiti nisu ogranieni samo na osnovne pasivne (otpornike, kondenzatore, kaleme) i poluprovodnike komponente, ve se mogu koristiti modeli generatora razliitih pobuda, MOS tranzistora (est modela), prenosnih linija (ukljuujui kanjenje i gubitke), digitalnih komponenata sa analognim ulazno/izlaznim modelima i mnoge druge. Takoe je omoguena promena karakteristika postojeih elemenata kola promenom parametara ugraenih elektrinih modela tih elemenata, ime se iskljuuje potreba za kreiranjem novih elemenata.

2.1 Tipovi analize koji se mogu vritiSve analize koje se mogu vriti pomou programskog paketa MicroSim Design Center se mogu podeliti u dve grupe: osnovne i napredne. U osnovne tipove analiza spadaju 1) analiza u jednosmernom reimu (DC), 2) analiza u frekvencijskom domenu (AC) i 3) analiza u vremenskom domenu. Ovde emo dati kratak prikaz samo osnovnih tipova analize.

8


2.1.1 Analiza kola u jednosmernom reimuAnalizom kola u jednosmernom reimu vri se evaluacija odziva kola na jednosmernu pobudu. Softverski paket MicroSim Design Center 5.1 omoguava dve varijante ovog tipa analize kao to je prikazano u Tabeli 1. Tabela 1 Analiza u jednosmernom reimu (DC analiza) DC analiza DC sweep PSpice izraunava sledee: Naponi, struje i stanja digitalnih izlaza kada se vrednost naponskog ili strujnog izvora, parametra modela, temperature ili nekog globalnog parametra menja u nekom opsegu vrednosti. Poetne vrednosti napona i struja (bias point) u svim takama u kolu. Ova vrednost se moe upisati u fajl da bi se kasnije uitala, korienjem opcije Load/Save Bias Point.

Bias point detail

2.1.2 Analiza u frekvencijskom domenuOva analiza daje odziv kola na naizmeninu pobudu. U Tabeli 2. dat je rezime koja izraunavanja PSpice vri za ovaj tip analize. Tabela 2 Analiza u frekvencijskom domenu (AC analiza) AC analiza AC sweep PSpice izraunava sledee: Odziv na male signale (linearizovan u okolini radne take) kada se frekvencija jednog ili vie izvora pobude menja u okviru nekog opsega frekvencija. Izlazi obuhvataju amplitude i faze napona i struja. Ova informacija se moe iskoristiti za crtanje Bodeovih dijagrama. Za svaku frekvenciju specificiranu u AC analizi: - Doprinos svakog generatora uma u kolu ukupnom umu na izlazu kola - Suma efektivnih vrednosti umova na izlazu kola - Ekvivalentni ulazni um.

um

Napomena: Analiza uma se moe vriti samo kada se izabere AC sweep analiza.

2.1.3 Analiza u vremenskom domenu i Furijeova analizaU okviru ove analize vri se evaluacija odziva kola na pobudu koja je promenljiva u vremenu. U Tabeli 3. sumirano je ta sve izraunava PSpice kada se izabere ovaj tip analize.


9

Tabela 3 Analiza u vremenskom domenu Analiza u vremenskom domenu i furijeova analiza Analiza u vremenskom domenu Furijeova analiza PSpice izraunava sledee: Naponi, struje i stanja digitalnih signala u vremenu. Za digitalne signale propagaciono kanjenje se moe postaviti na minimalno, tipino ili maksimalno. Jednosmerne komponente i Furijeovi koeficijenti rezultata analize u vremenskom domenu.

Napomena: Furijeova analiza se moe vriti samo kada se selektuje analiza u vremenskom domenu.

Pored ovih osnovnih analiza, u PSPICE-u se mogu vriti i ranije pomenute parametarska i temperaturska analiza, kao i Monte-Carlo analiza, analiza osetljivosti i analiza ponaanja kola u najgorem sluaju (worst-case ili corner analiza).


11

3 Korienje MicroSim Design Center softverskog paketaNa Slici 1. prikazan je tok procesa simulacije, kao i koji programi se koriste u svakom od pojedinanih koraka.

Slika 1 Tok procesa simulacije U daljem tekstu uputstva ograniiemo se samo na one programe koji su neophodni za izvoenje laboratorijskih vebi za kurs Digitalna integrisana kola. To su programi: 1) Schematics, 2) PSpice i 3) Probe. Pomou ovih programa mogu se izvesti najosnovnije analize elektronskih kola, to je dovoljno za nivo znanja koji su studenti koji sluaju ovaj kurs stekli do sada.


13

4 Priprema kola za simulaciju program Schematics4.1 Osnovni prikaz i menijiSchematics je program koji se koristi kako bi se elektronsko kolo opisalo i pripremilo za simulaciju. Opis i priprema kola za simulaciju podrazumevaju: postavljanje i povezivanje simbola elemenata; definisanje vrednosti komponenata i drugih parametara; definisanje talasnih oblika ulaznih signala (pobude); aktiviranje jednog ili vie tipova analiza; obeleavanje taaka u kolu u kojima elimo da posmatramo rezultate simulacije.

Schematics je takoe kontrolna taka iz koje se mogu pozivati ostali programi koji se koriste tokom simulacije.

Slika 2 Osnovni prozor programa Schematics Kako namena ovog uputstva nije detaljan opis naina korienja programa Schematics i opcija koje ovaj program nudi, ovde emo se ograniiti na iznoenje samo najosnovnijih informacija. Pored toga, kako kursom Digitalna integrisana kola nije predvieno uenje unoenja elektrine eme, o postavljanju i povezivanju elemenata ovde nee biti rei. Elektrine eme kola koja se analiziraju

14


su, zapravo, unapred pripremljene, a zadatak studenta je samo izvoenje simulacije i interpretacija rezultata Prilikom pokretanja programa Schematics na ekranu se ukazuje osnovni prozor ovog programa (Slika 2). Kao to moe da se vidi, program je po pokretanju spreman za unoenje nove elektrine eme. Na prozoru programa Schematics mogu se uoiti tri osnovne celine: Linija sa menijima koja se nalazi odmah ispod naslovne linije; Radna povrina vei deo prikaza, koji predstavlja povrinu na koju se nanose elementi, vri njihovo povezivanje i obavljaju druge akcije iz procesa unooenja (crtanja) elektrine eme kola; Statusna linija u samom dnu prozora.

-

U liniji sa menijima moe se uoiti ukupno devet padajuih menija: File Standardne opcije za manipulaciju fajlovima i tampanje. To su opcije za otvaranje nove elektrine eme (New), otvaranje postojee eme (Open), snimanje eme na disk (Save i Save As), tampanje (Print) i podeavanje tampaa (Print Setup) i naputanje programa (Exit) Standardne opcije za izmene fajla (elektrine eme) kao tio su Copy, Cut, Paste i sl. Opcije za unoenje elemenata na radnu povrinu, njihovo povezivanje, unoenje teksta u elektrinu emu. Opcije za manipulacije listovima (sheet) aktivnog projekta, poto jedan projekat (elektrina ema) moe da se realizuje na nekoliko listova. Zumiranje prikaza (uveanje i smanjenje) Konfigurisanje samog Schematics programa. Sadri opcije za definisanje veliine stranice, podeavanje koje e se informacije prikazivati na radnoj povrini pri postavljanju elemenata i slino. Aktiviranje i inicijalizacija simulacije. Iz ovog menija se pozivaju ostali programi koji se koriste u simulaciji (PSpice i Probe). Opcije za postavljenje markera na pojedine take u kolu, kako bi se mogle videti vrednosti napona i struja u njima. Sistem pomoi

Edit Draw Page Zoom Configure

Analysis Markers Help

Radna povrina slui za crtanje elektrine eme kola koje elimo analizirati. Kako je ve reeno na kursu Digitalna integrisana kola se nee uiti unos elektrinih ema pomou Schematicsa, ve e se koristiti unapred pripremljene eme. Statusna linija se sastoji od tri polja i ona nije trenutno od znaaja. Pomenuemo samo da se u krajnje levom polju statusne linije ispisuju koordinate kursora u odnosu na levi gornji ugao radne povrine. U konkrtnom primeru koordinate korsora su 1,41 i 1,54 u inima.


15

4.2 Otvaranje fajla sa elektrinom emom kolaOtvaranje fajla sa elektrinom emom obavlja se na standardan nain, izborom menija File, i opcije Open iz ovog menija (File -> Open). Na ekranu se ukazuje prozor (dialog-box) iz koga biramo fajl koji elimo da otvorimo. Fajlovi koji sadre opis elektrine eme za Schematics imaju ekstenziju SCH (npr. invertor.sch). Na Slici 3 prikazan je dialog-box pri otvaranju fajla.

Slika 3 Prikaz dialog-boxa pri izboru opcije File->Open U gornjem delu dialog-boxa nalazi se polje gde se moe uneti pun naziv fajla koji elimo da otvorimo. Naravno, fajl sa tim imenom mora da postoji u direktorijumu na kome se nalazimo (tekuem direktorijumu). To je direktorijum iji pun naziv putanje (Path) pie ispod pomenutog polja ( u ovom sluaju to je c:\msim). Pored pomenutog mogu se uoiti i dve liste: lista File u kojoj se navedeni svi Schematics fajlovi u tekuem direktorijumu, i lista Directory, koja omoguava kretanje kroz stablo direktorijuma. Kretanje kroz stablo direktorijuma se vri dvostukim pritiskom na levi taster mia, dok je mi pozicioniran na direktorijum na koji elimo da preemo (standardan nain kretanja kroz Windows foldere). Kada uemo u eljeni direktorijum, iz File liste (koja e tada pokazati sve Schematics fajlove iz tog direktorijuma) sa desne strane odaberemo eljeni fajl (pozicioniranjem na ime fajla i pritiskom na levi taster mia), a zatim kliknemo na dugme "K". Program sada uitava odabranu elektrinu emu i ona se prikazuje na radnoj povrini. Izgled prozora Schematicsa po otvaranju fajla prikazan je na Slici 4. U konkretnom sluaju radi se o kolu koje treba da omogui simulaciju CMOS invertora u vremenskom domenu, kako bi se dobila njegova prenosna karakteristika.

16


Slika 4 Radna povrina programa Schematics po otvaranju fajla Kada se zavri rad sa nekom elektrinom emom, mogue je, korienjem opcije New iz File menija, otvoriti novu radnu povrinu za crtanje nove eme ili ponovo otvoriti neku ranije zapamenu emu. Poto ova verzija Design Centera nema mogunost manipulacije veim brojem fajlova istovremeno, u oba sluaja fajl na kojem se do tada radilo se zatvara. Na kraju emo pomenuti i koji elementi e biti korieni na laboratorijskim vebama iz predmeta Digitalna integrisana kola. Elementi koji e se koristiti mogu se svrastati u pet grupa: 1) izvori napajanja i pobudnih signala 2) pasivni elementi 3) poluprovodnike komponente i operacioni pojaavai 4) logika kola 5) globalni konektori Iako je mogue korienje i strujnih i naponskih izvora, ovde emo dati pregled samo naponskih izvora napajanja i pobude. Oni su prikazani u Tabeli 4. Za nas e od posebnog interesa biti samo VSRC (napajanje), VPWL (za izraunavanje prenosnih karakteristika), VPULSE (kao generator okidnih impulsa i digitalne pobude) i samo u pojedinim sluajevima VSIN. to se tie pasivnih elemenata koristiemo otpornike, kondenzatore i kalemove.


17

Tabela 4 Naponski izvori napajanja i pobude Naziv elementa VEXP VPULSE VPWL VSFFM VSIN VSRC Tip izvora Eksponencijalna pobuda Impulsna periodina pobuda Segmentno-linearna pobuda FM generator za jednu frekvenciju Sinusna pobuda Jednosmerno napajanje Gde se koristi Analiza u vremenskom domenu Analiza u vremenskom domenu Analiza u vremenskom domenu AC i analiza u vremenskom domenu AC i analiza u vremenskom domenu DC analiza

Od poluprovodnikih komponenata koristiemo BJT, MOS tranzistore i diode. Operacioni pojaavai bie korieni u nekim impulsnim kolima i kolima za generisanje linearne vremenske baze (testerastog talasnog oblika) Od logikih kola koristie se CMOS i TTL kola. ECL logiko kolo koje e biti korieno je realizovano u diskretnoj tehnici. Primer globalnog konektora su simboli sa oznakom Vul i Viz na Slici 4. Oba simbola omoguavaju da se obelee pojedine take u kolu kako bi se olakalo praenje vrednosti signala u njima. Programski paket MicroSim Design Center nudi jo mnotvo drugih elemenata, ali smo se ovde ograniili samo na one koje emo koristiti na laboratorijskim vebama. Ono to je ovde vano rei je da za svaki korieni element u simulatoru PSpice postoji elektrini model u odgovarajuoj biblioteci, koji se odlikuje odreenim atributima. Ti atributi se mogu menjati u programu Schematics.

4.3 Definisanje vrednosti komponenata i drugih parametaraKada se unese elektrina ema ili se otvori ve postojea, dalje se moe obaviti pregled ili promena pojedinih vrednosti parametara elemenata kola. Kako smo ve pomenuli, sveki element kola je u simulatoru predstavljen svojim elektrinim modelom. Elektrini model elementa nije nita drugo nego matematiki opis ponaanja tog elementa u kolu. S obzirom da kolo moe raditi u razliitim reimim (jednosmerni, naizmenini i sl.), za jedan element definisan je odgovarajui model za svaki reim (tip analize). U zavisnosti od reima rada kola, za izraunavanja u analizi tog kola uzee se i odgovarajui modeli elemenata. Meutim, ono to vai za svaki model, bez obzira na reim za koji je definisan, je da on ima neke parametre. Ti parametri su karakteristini za dati element i nazivaju se atributima elementa. Atributi elementa su npr. otpornost otpornika, kapacitivnost kondenzatora, propagaciono kanjenje logikog kola i slino. Na konkretnom primeru kola sa Slike 4 videemo kako se mogu menjati atributi logikih kola (ovde CMOS invertora U1) i otpornika (R1).

4.3.1 Atributi elemenata kola i njihova promenaPregled i promena atributa bilo kog elementa se obavlja selektovanjem tog elementa na emi (klikom mia) i izborom opcije Attributes iz menija Edit (Edit->Attributes ili samo preica sa tastature CRTL+A). To se alternativno moe uraditi i samo dvostrukim klikom miem na eljeni element. Kada se ovo obavi na primeru CMOS invertora sa Slike 4, na ekranu se pojavi prozor izgleda kao na Slici 5.

18


Slika 5 Pregled i izmena atributa logikog kola Ovde emo pomenuemo samo neke atribute. Sa slike se vidi da atribut PART ukazuje na tip i familiju logikog kola. Oznaka 74HC04 ukazuje da se radi o CMOS invertoru HC familije. Atribut MNTYMXDLY omoguava postavljanje kanjenja digitalnog kola na minimalnu (0), tipinu (1) i maksimalnu (2) vrednosti. Pomenuemo jo i atribut IO_LEVEL kojim se praktino definie koji nivo modela podkola za interfejs PSpice koristi za digitalno kolo koje je povezano sa analognim kolom. Ovaj parametar moe da uzima vrednost od 0 do 4. Predefinisana vrednost za IO_LEVEL je 0, dok e u najveem broju sluajeva u kolima koja e se analizirati na laboratorijskim vebama iz predmeta Digitalna integrisana kola, ovaj parametar biti postavljen na 2. Ta vrednost je najpogodnija kada ulazni napon varira oko vrednosti napona praga logikog kola. Izmena atributa se izvodi selektovanjem atributa i klikom na dugme Change. Sam postupak izmene parametra bie objanjen kasnije u tekstu. Kada su u pitanju pasivni elementi pregled i promena atributa e biti ilustrovani na primeru otpornika iz kola sa Slike 4. To je prikazano na Slici 6.

Slika 6 Pregled i izmena atributa otpornika Atributom REFDES se definie oznaka elementa na elektrinoj emi. Poto on ima vrednost R1, oznaka otpornika na emi (Slika 4) e biti R1. Drugi atribut koji nam je ovog trenutka od interesa je value, ija vrednost ukazuje na vrednost pasivnog elementa, u ovom sluaju otpornika. Sa Slike 6


19

se vidi da je upotrebljen otpornik od 1 k. Izmena ove vrednosti se moe obaviti selektovanjem atributa miem i klikom na dugme Change, posle ega se ukazuje novi prozor prikazan na Slici 7.

Slika 7 Promena atributa value za otpornik U polju value se moe uoiti da je tekua vrednost otpornika 1k. Da bi se ova vrednost izmenila dovoljno je samo u ovo polje upisati novu vrednost otpornosti. Pri tome treba voditi rauna o oznakama za jedinice. Ukoliko se ne unese oznaka jedinice ili prefiks umnoka te jedinice, program e smatrati da se radi o omima (oznaka Ohm). Ukoliko se unese samo umnoak (k, M, G i sl.) nije potrebno unositi jedinicu. Na Slici 7 treba uoiti i dve selektovane opcije: Changeable in Schematics, koja ukazuje da se dati atribut moe menjati u Schematics editoru na samoj emi, i Dispay Value, koja ukazuje da e vrednost otpornika moi da se vidi na emi (vidi ponovo Sliku 4). Ukoliko se prvopomenuta opcija iskljui, praktino se zabranjuje izmena vrednosti datog atributa. Ukoliko se iskljui druga opcija, na emi se vie nee videti vrednost otpornika ve samo njegova oznaka (R1). Ukoliko su ove dve pomenute opcije selektovane, mogue je vriti direktnu izmenu vrednosti atributa koji je prikazan na emi. To je drugi, malo bri, nain izmene atributa koji je posebno pogodan kada je potrebno ee menjati samo jedan atribut datog modela elementa. Ovaj postupak se izvodi jednostavno dvostukim klikom na samu vrednost atributa u elektrinoj emi. Prikaz koji se sada otvara omoguava promenu samo tog atributa, to je ilustrovano na Slici 8.

Slika 8 Direktna promena vrednosti atributa u Schematicsu Sada je potrebno samo uneti novu vrednost atributa. Sve ovo, vezano za pregled i izmenu atributa, vai za sve elemente koji se mogu uneti korienjem programa Schematics.

20


4.4 Definisanje napajanja i talasnih oblika ulaznih signalaDefinisanje napajanja i talasnih oblika i vrednosti ulaznih signala (pobude) zapravo predstavlja definisanje atributa generatora. Za napajanje to su generatori napajanja (mi emo koristiti samo naponske, tj. tipa VSRC). Za pobudu emo pomenuti samo tri tipa generatora naponske pobude koje emo koristiti na laboratorijskim vebama generatore segmentno-linearnog (VPWL), impulsnog (VPULSE) i prostoperiodinog (VSIN) talasnog oblika. Definisanje napajanja i definisanje pobude obavlja se na slian nain kao i definisanje vrednosti komponenata selektovanjem odgovarajueg generatora i izborom opcije Attributes iz menija Edit (alternativno CRTL+A).

4.4.1 Definisanje atributa generatora napajanjaNapajanje kola predstavljeno je generatorom tipa VSRC. Za generator VSRC, tj. izvor napajanja, definie se samo njegov jednosmerni napon (atribut DC na Slici 9). U konkretnom sluaju vrednost napona napajanja postavljena je na 5V. Ovde emo pomenuti i da je napajanje digitalnih (logikih kola) predefinisano globalnim parametrom tako da se ne mora posebno definisati. To je i razlog zbog ega u kolu sa Slike 4. nema ni jednog generatora napajanja.

Slika 9 Atributi generatora napajanja (VSRC)


21

4.4.2 Definisanje atributa pobudnih generatoraPrvo emo dati prikaz atributa generatora pobude iz kola sa Slike 4. Lista atributa data je na Slici 10.

Slika 10 Atributi naponskog generatora segmentno-linearnog talasnog oblika (VPWL) Poto se radi o naponskom generatoru segmentno-linearnog talasnog oblika (VPWL) atributi od znaaja su t1, v1, t2, v2, itd. Definisanjem vrednosti ovih atributa zapravo se definie vremenski trenutak i vrednost napona u tom vremenskom trenutku. Funkcija promene napona izmeu dva sukcesivna trenutka, npr. t1 i t2, je linearna, gde je poetna vrednost napona v1, a krajnja v2. Za ovaj tip generatora, VPWL, moe se definisati do 9 sukcesivnih linearnih segmenata (t1, v1, ... , t10, v10). Ovaj tip pobude je pogodan za izraunavanje prenosne karakteristike kola. Tada se definiu dva segmenta, gde u prvom intervalu napon linearno raste, a u drugom linearno opada. Za generator pravougaonih impulsa (VPULSE) od interesa su atributi: prvi nivo napona (v1), drugi nivo napona (v2), kanjenje (td), trajanje rastue i opadajue ivice (tr i tf), trajanje impulsa (pw) i perioda (per). Primer za vrednosti ovih atributa moe se uoiti sa Slike 11. Treba napomenuti da je za ovaj sluaj neophodno definisati atribute tr i tf, poto u suprotnom simulacija nee moi da d dobre rezultate. Ovakav tip generatora pogodan je za definisanje okidnih impulsa.

Slika 11 Atributi generatora napona pravougaonog talasnog oblika (VPULSE)

22


Kod generatora napona prostoperiodinog talasnog oblika (VSIN) atributi od interesa su: jednosmerni ofset (voff), amplituda (vampl) i frekvencija (freq). Primer za vrednosti ovih atributa prikazan je na Slici 12.

Slika 12 Atributi naponskog generatora linearnog talasnog oblika

4.5 Provera elektrinih pravila i kreiranje netlisteKada se unese elektrina ema i definiu napajanje i pobuda, zavren je prvi korak u pripremi za simulaciju. Sledei korak je provera elektrinih pravila i kreiranje netliste. Provera elektrinih pravila se obavlja izborom opcije Electrical Rules Check iz menija Analysis programa Schematics. Pozivom ove opcije proverava se da li su ispotovana pravila povezivanja elemenata u kolu. Ukoliko nisu, projektant o tome dobija poruku, posle ega pristupa ispravljanju greaka. Ovaj korak se ponavlja dok se ne otklone sve greke. Posle toga pristupa se kreiranju netliste. Netlista je zapravo ulazni fajl sa opisom kola koji e simulator PSpice koristiti u procesu simulacije. U netlisti su definisani svi prethodno nacrtani elementi kola i njihove meusobne veze. Kreiranje netliste za unesenu elektrinu emu kola obavlja se iz menija Analysis, izborom opcije Create Netlist (Analysis->Create Netlist). Kada se obavi kreiranje netliste moe se pristupiti izboru jednog ili vie tipova analize.


23

4.6 Izbor tipa analizeOvaj korak se takoe obavlja iz programa Schematics, i to izborom jedne od podopcija opcije Setup iz menija Analysis. Koje podopcije su na raspolaganju moe se videti sa Slike 13.

Slika 13 Izbor tipa analize iz programa Schematics Za laboratorijske vebe iz Digitalnih integrisanih kola od interesa nam je pre svega analiza u vremenskom domenu (Transient, oznaena na Slici 13). DC analiza ima posredan znaaj zbog toga to se ona prethodi svakoj drugoj analizi, poto se u njoj izraunavaju poetne vrednosti napona i struja u kolu. Izborom podopcije Transient iz opcije Setup otvara se novi prozor koji omoguava definisanje osnovnih parametara analize u vremenskom domenu (Slika 14).

24


Slika 14 Definisanje parametara analize u vremenskom domenu Sa Slike 14 moemo uoiti koji su to osnovni parametri ovog tipa analize. Od njih emo pomenuti samo one koje su nam od interesa: Print Step Korak tampanja. Za pobudu definisanu u vremenu i date elemente kola, simulator PSpice izraunava napone i struje u karakteristinim takama u svakom koraku i upisuje ih u poseban izlazni fajl. PSpice za ovaj tip analize koristi promenljivi korak koji se ne prilagoava definisanom koraku tampanja. Zbog toga se vrednosti izlaznih promenljivih u trenucima koje definie korak tampanja izraunavaju polinomskom interpolacijom drugog reda. Final Time Vreme zavretka simulacije. Simulacija poinje u trenutku 0.0s a njen zavretak definisan je ovim parametrom. No-Print Delay Vreme poetka tampanja. Ovaj parametar definia koliko dugo od poetka simulacije ne treba tampati rezultate simulacije. Predefinisana vrednost je 0.0s, a ukoliko se definie neka druga vrednost, tampanje poinje u tom trenutku, a zavrava se u trenutku Final Time. Step Ceiling Maksimalna vrednost koraka. Kako PSpice ima mehanizam automatske kontrole vrednosti koraka, koji omoguava uveanje koraka simulacije, ovim parametrom se definie maksimalna dozvoljena vrednost za korak simulacije.

-

-

Kao to sa Slike 14 moe da se vidi, iz prozora za definisanje analize u vremenskom domenu moe se aktivirati i Furijeova analiza. Na kraju, po definisanju parametara analize, potrebno je selektovati opciju Enable, ime se aktivira analiza u vremenskom domenu. Klikom na dugme OK vraamo se u Schematics.


25

5 Pokretanje simulacije program PSpiceSimulacije se pokree iz programa Schematics. To se moe obaviti ili iz menija Analysis, izborom opcije Run PSpice (vidi Sliku 13) ili jednostavnim pritiskom na funkcijski taster F11 sa tastature raunara. Pose toga ukazuje se prozor programa PSpice i otpoinje simulacija. Izgled prozora programa PSpice dat je na Slici 15.

Slika 15 Prozor programa PSpice Sa Slike 15. se moe videti da je u gornjem delu prikaza programa PSpice ispisana informacija o tome koje kolo se analizira (Simulating circuit), netlisti tog kola (In file) i izlaznom fajlu u koji simulator upisuje izraunate vrednosti (Writing results to). U donjem delu prikaza daje se informacija o koraku simulacije (Time step), trenutnom vremenu (Time) i vremenu zavretka simulacije (End). Poto je Slika 15 uzeta kada je simulacija ve bila zavrena vrednosti za Time i End su identine. Tokom simulacije vrednost Time se menja dok ne se dostigne vrednost End, tj. dok se ne zavri simulacija. Po zavretku simulacije automatski se otvara prozor programa Probe, koji pomae u analizi i interpretaciji rezultata simulacije.


27

6 Analiza rezultata simulacije program ProbeProgram Probe slui za grafiki prikaz rezultata simulacije. Osnovni prozor programa Probe prikazan je na Slici 16.

Slika 16 Program Probe Na Slici 16 moemo uoiti tri celine: liniju sa menijima (u vrhu prozora) oblast prikaza i statusnu liniju (u dnu prozora).

U liniji sa menijima postoji ukupno sedam padajuih menija koji nam nude razliite opcije. Ti meniji su: File Analysis Trace Axis Cursor Zoom Display Standardne opcije za uitavanje izlaznog fajla simulacije i tampanje Izbor tipa analize Izbor signala iji grafiki prikaz elimo da vidimo Opcije za manipulacije osama Opcije za dovoenje kursora u karakteristine take (maksimume, minimume i slino) Zumiranje prikaza (uveanje i smanjenje) Pamenje grafikog prikaza i njegovo kopiranje na clipboard

28


U daljem tekstu objasniemo samo na one menije i opcije koji su od interesa za izvoenje laboratorijskih vebi. Objanjenja i slike e i dalje biti vezani za kolo invertora prikazano na Slici 4. U inicijalnom prikazu programa Probe nije iscrtan ni jedan grafik. Prikazan je samo kordinatni sistem gde je obeleena samo X-osa, odnosno vremenska osa (poto govorimo o simulaciji u vremenskom domenu). Izbor signala iju grafiku predstavu elimo da vidimo na ekranu vri se iz menija Trace, izborom opcije Add. Izborom ove opcije na ekranu se pojavljuje novi prozor (Slika 17).

Slika 17 Izbor signala za posmatranje U gornjem delu prikaza je lista raspoloivih signala. Ispod nje se nalaze opcije za izbor koji signali e biti prikazani u listi. U konkretnom sluaju selektovane su opcije Analog (analogni signali), Digital (digitalni signali), Voltages (naponi) i Currents (struje). Izbor signala vri se tako to se miem jednom klikne na eljeni signal. Kada se klikne na jedan signal, njegov naziv (onaj koji je prikazan i u listi) automatski se upisuje u liniju Trace Command. Napomena Neophodno je samo jednom kliknuti na jedan signal. Ukoliko se na neki signal iz liste klikne vie puta, on e i biti prikazan vie puta to e nepotrebno opteretiti prozor za prikaz. Za kolo invertora sa Slike 4 od interesa su ulazni napon V(Vul) i izlazni napon V(Viz). Ukoliko kliknemo na jedan, pa na drugi, a zatim kliknemo i na dugme OK, vraamo se u prozor programa Probe koji sada ima izgled kao na Slici 18.


29

Slika 18 Prikaz talasnog oblika ulaznog i izlaznog napona za invertor sa Slike 4 Pored toga to u oblasti prikaza sada imamo iscrtane talasne oblike ulaznog i izlaznog napona, moemo uoiti jo dve razlike izmeu Slike 18 i Slike 16. Prva razlika je u tome to sada i na Y-osi imamo ispisanu skalu. Poto se prikazuju naponi ona je u voltima. Druga razlika je u tome to sada, ispod koordinatnog sistema u blizini koordinatnog poetka, imamo ispisane nazive signala koje trenutno posmatramo. Sa slike se moe videti i da pored naziva svakog signala stoji i oznaka boje kojom je taj signal predstavljen. Signali koji su predstavljeni se mogu ukloniti sa prikaza. To se radi tako to se na prikazu klikne na naziv signala, a zatim pritisne taster Delete sa tastature. Ovo je korisno ako elimo da dodamo nove signale, kako ne bismo previe optereivali prikaz. Program Probe omoguava i promenu tipa X-ose, koja je inicijalno vremenska. To omoguava posmatranje promene nekog signala u odnosu na neki drugi signal. U prethodnom sluaju posmatrali smo signale u vremenu. Ukoliko elimo da posmatramo zavisnost izlaznog napona od ulaznog napona, potrebno je da uradimo sledee: prvo, na prethodno opisani nain uklonimo ulazni signal iz prikaza, a zatim definiemo da X-osa predstavlja ulazni napon. Definisanje koju veliinu e predstavljati X-osa obavlja se iz menija Axis, izborom opcije X Variable. Pozivom ove opcije otvara se novi prozor, slian onom sa Slike 17, iz koga za X-osu moemo izabrati jedan od ponuenih signala. Za kolo sa Slike 4 nam je cilj iscrtavanje prenosne naponske karakteristike, tako da za X-osu treba izabrati promenljivu V(Vul). Rezultat toga je prikazan na Slici 19.

30


Slika 19 Prenosna karakteristika invertora sa Slike 4 Ukoliko elimo da vidimo tanu vrednost napona, struje ili vremena u nekoj taki na grafiku potrebno je aktivirati kursor. To se obavlja iz menija Cursor, izborom opcije Display. Posle izbora ove opcije, kursor se prikazuje na grafiku, a otvara se i novi mali prozor Probe Cursor u donjem desnom uglu ekrana. Izgled prozora Probe Cursor dat je na Slici 20. Sada je dovoljno kliknuti na eljenu taku na grafiku i iz prozora Probe Cursor oitati odgovarajue vrednosti. Sa Slike 20 se moe zakljuiti da je 5,042 ms od poetka simulacije napon 4,7346V.

Slika 2020 Probe Cursor Na kraju emo rei da je pozadina prikaza programa Probe zapravo crna. Na slikama 16, 18 i 19 pozadina je promenjena kako bi bile jasnije.


31

7 Kratak pregledProgrami iz paketa MicroSim Design Center koji se koriste na laboratorijskim vebama: Schematics; PSpice; Probe.

Postupak analize kola: Program Schematics: 1) Pokrenuti program Schematics. 2) Iz ovog programa otvoriti fajl sa elektrinom emom kola koje se analizira (File -> Open, posle ega se pozivcionira na eljeni direktorijum i izabere fajl iz liste ponuenih). 3) Ako je potrebno, definisati vrednosti pasivnih elemenata i parametre pobude i napajanja (kako je opisano u poglavlju 4 ovog uputstva) 4) Kreirati netlistu i proveriti elektrina pravila (Analysis -> Annotate, zatim Analysis -> Check Electrical Rules, i na kraju Analysis -> Create Netlist) 5) Ako je potrebno, postaviti parametre simulacije (Analysis -> Setup..., pa izabrati tip simulacije, a onda postaviti parametre). Na laboratorijskim vebama iskljuivo e se koristiti simulacija u vremenskom domenu (Transient). 6) Pokrenuti simulaciju (Analysis -> Run PSpice). Tada se pokree program PSpice. Program PSpice: 7) Po zavretku simulacije automatski se pokree program Probe. Program Probe 8) U programu Probe, izabrati signale koje treba posmatrati (Trace -> Add..., zatim iz liste ponuenih signala izabrati one koji su od interesa). Najbolje je signale birati jedan po jedan. 9) Ukoliko je potrebno posmatrati prenosnu karkateristiku izabrati promenljivu za X osu (Axis -> X Variable) 10) Ukoliko je potrebno odrediti tanu vrednost nekog napona ili izmeriti neki vremenski interval ukljuiti kursor (Cursor -> Display). Ukoliko je potrebno ponovo izviti analizu kola za izmenjenu vrednost nekog parametra, ponavlja se ceo postupak, od take 3) do 10).


33

8 Koriena literaturaMilunka Damnjanovi editor, Praktikum laboratorijskih vebanja iz projektovanja i testiranja elektronskih kola i sistema, Elektronski fakultet Ni, 2000. J. Keown, PSpice and Circuit Analysis, Macmillan Publishing Company, New York, NY, 1994. MicroSim PSpice & Basics+ Circuit Analysis Software, Users Guide, Version 8.0, MicroSim Corporation, Irvine, CA, 1997.

II DEOPraktikum

Spisak vebiCMOS logika kola TTL logika kola ECL logika kola Impulsna kola realizovana naponskim komparatorima Generatori linearne vremenske baze Integrisani tajmer 555

VEBA 1

CMOS LOGIKA KOLA

39

Veba 1 CMOS logika kolaTeorijski uvodRegenerativni komparatori su bistabilna kola sa pozitivnom povratnom spregom, kod kojih se promena stanja odvija zbog promene nivoa napona na ulazu kola. Postojanje pozitivne povratne sprege obezbeuje da referentni nivoi za rastuu i opadajuu promenu ulaznog napona nisu isti. Uobiajeno je da se regenerativni komparatori zovu mitova kola po autoru prvog regenerativnog komparatora. ema regenerativnog komparatora realizovanog pomou CMOS invertora data je na Slici 1.1.

Slika 1.1 Regenerativni komparator realizovan pomou CMOS kola

S obzirom da se radi o realizaciji sa CMOS kolima, smatraemo da je VIL = VIH = VT = Vdd/2, VOH = Vdd i VOL = 0V. Napon na ulazu prvog invertora dat je izrazom

VX =

R2 R1 U ul + U iz R1 + R2 R1 + R2

(1.1)

odakle se za ulazni napon dobija

R R U ul = 1 + 1 V X 1 U iz R R2 2

(1.2)

Prvi prag okidanja nastupa kada je na izlazu napon VOH, a napon na ulazu invertora VX opadne do nivoa VT, kada invertori ulaze u prelaznu zonu, na osnovu ega se dobija vrednost napona prvog praga

R V VT 1 = 1 1 dd R 2 2

(1.3)

Gornji prag okidanja se dobija kada je izlazni napon na nivou logike nule VOL, a napon na ulazu prvog invertora VX poraste do vrednosti VIL, odakle se dobija

R V VT 1 = 1 + 1 dd R 2 2

(1.4)

40


Na osnovu ovoga irina histerezisa i centar histerezisa iznose

VH = VT 2 VT 1 =VCH =

R1 Vdd R2

(1.5) (1.6)

VT 1 + VT 2 Vdd = 2 2

mitovo kolo sa MOS tranzistorima moe se realizovati na isti nain kao i sa bipolarnim tranzistorima, ali bi karakteristike kola bila neto loije. CMOS tehnologija omoguila je sasvim novi pristup reavanju ovog problema zahvaljujui razliitom polaritetu pragova provoenja NMOS i PMOS tranzistora, kao i mogunosti zamene otpornika tranzistorima. Osnovna ema CMOS mitovog kola 74C14 data je na slici 5.2.

Slika 1.2 mitovo kolo u CMOS tehnici i njegova prenosna karakteristika

Osnovu mitovog kola ine PMOS tranzistori T1, T2 i T3 i NMOS tranzistori T4, T5 i T6. Tranzistori T7 i T8, odnosno T11 i T12 ine dva CMOS invertora koji poveavaju strujni kapacitet izlaza. CMOS invertor realizovan pomou tranzistora T9 i T10 ostvaruje pozitivnu povratnu spregu radi ubrzanja promene napona VX. Napajanje se kree u granicama od 3 do 15 V a upotrebljeni tranzistori imaju prekidne napone VTN= 2V i VTP = -2V. Posmatrajmo kolo za Vdd=5 V. Ako je napon na ulazu Uul=0 V, tranzistori T4 i T5 ne vode, zbog ega je struja taranzistora T1 i T2 izuzetno mala (jednaka struji curenja), pa je Ux = Uy = Vdd = 5V. U narednim invertorima vode T8 i T11 i odravaju visok izlazni napon Uiz = VOH =5V. T3 je zakoen, a T6 je na granici voenja, zbog ega je Uz = Ux VTN = 5V. Kada ulazni napon raste prva promena se deava kad dostigne 2V, jer provede T5. Provodni tranzistori T5 i T6 formiraju NMOS invertor koji ima naponsko pojaanje -2, s obzirom na njihove geometrijske karakteristike. Zato promena ulaznog napona Uul izaziva promenu napona Uz za -2Uul. Pri ulaznom naponu Uul = 3V (Uul =1V) napon Uz opadne na 1V kada se ukljuuje i tranzistor T4. Zbog provodnih tranzistora T4 i T5 napon Ux naglo pada na 0V zbog ega se zakoi T6. U narednim invertorima sada vode tranzistori T7 i T12 zbog ega je izlazni napon nizak tj. Uiz = VOL = 0V. Sada je tranzistor T3 stigao na granicu provoenja zbog ega je Uy = Ux - VTP = 2V pa tranzistori T1 i T2 ne mogu da vode. Na osnovu ovoga smo odredili gornji prag okidanja CMOS mitovog kola koji iznosi 3V. Donji prag odrediemo pri smanjivanju ulaznog napona od 5V do nule. Tranzistor T1 provede za Uul = 3V, posle ega sa tranzistorom T3 formira invertor sa pojaanjem -2. Pri ulaznom naponu Uul = 2V (Uul = 1V), Uy iznosi 4V i poinje da provodi tranzistor T2. Sa ukljuenim tranzistorima T1 i T2 napon Ux brzo raste na 5V, zbog ega se zakoi tranzistor T3. Istovremeno se T6 dovodi na granicu

VEBA 1

CMOS LOGIKA KOLA

41

provoenja, a tranzistori T4 i T5 postaju neprovodni. U narednim invertorima sada vode T8 i T11, pa izlazni napon raste na Uiz = VOH = 5V. Na osnovu ovoga vidimo da je donji prag mitovog kola 2V. Zbog uproene analize sraunati pragovi se malo razlikuju od tipinih vrednosti za kolo 74C14 koji iznose VT1 = 1.4V i VT2 = 3.6V. Opisano mitovo kolo moe biti iskorieno za realizaciju astabilnog multivibratora kako je pokazano na Slici 1.3. Kada je na izlazu mitovog kola visok napon VOH = 5V, kondenzator se puni sve dok se ne dostigne gornji prag VT2. Tada se menja izlazni napon kola, koji sada postaje VOL = 0V, zbog ega se kondenzator prazni preko otpornika R i izlaza logikog kola sve dok se ne spusti na vrednost donjeg praga VT1. Za periodu oscilacija ovog kola lako se dobija izraz

V VT 1 VOL VT 2 T = RC ln OH V V + ln V V OH T2 OL T1

(1.7)

Slika 1.3 Astabilni multivibrator realizovan pomou mitovog kola

Monostabilni multivibrator je impulsno regenerativno kolo sa pozitivnom povratnom spregom koje poseduje jedno stabilno stanje. Kolo ostaje u stabilnom stanju sve dok, usled spoljanje pobude, ne pree u drugo, kvazistabilno stanje, ije je trajanje odreeno parametrima kola i iza ega se kolo samo vraa u stabilno stanje. Tipina primena ovih kola je za generisanje impulsa definisanog trajanja. Na Slici 1.4a prikazan je monostabilni multivibrator realizovan pomou CMOS NILI logikih kola sa zatitnim diodama na ulazu. Zatitne diode u normalnom reimu rada logikih kola nikad ne provode. Meutim, kada se logika kola koriste za realizaciju impulsnih generatora imaju bitnu ulogu pri definisanju trajanja generisanih impulsa.

Slika 1.4a Monostabilni multivibrator

Slika 1.4b Prenosna karakteristika

Smatraemo da je karakteristika prenosa CMOS NILI kola idealna, kako je dato na Slici 1.4b, sa naponom prelaza VT = Vdd/2.

42


U stabilnom stanju, pre dovoenja okidnog impulsa, napon u taki B iznosi VB = Vdd, jer kroz otpornik R ne tee struja. Zato je Uiz = V(0) = 0V, VA = V(1) = Vdd, a napon na kondenzatoru Uk = 0V. Dovoenje okidnog impulsa izaziva nagli pad napona na izlazu prvog NILI kola, VA = 0V. Napon na kondenzatoru ne moe da se promeni naglo, zbog ega je VB = VA + Uk, tako da je sada na izlazu drugog NILI kola Uiz = Vdd. Kroz izlaz prvog logikog kola i otpornik R tee struja koja puni kondenzator. Ovo stanje traje sve dok se napon UB ponaa kao napon logike nule na ulazu drugog NILI kola, tj. dok je UB < VT. Napon take B menja se eksponencijalno sa vremenom i dat je izrazom U B = U B ( ) U B ( ) U B (0 + ) e t /

[

]

(1.8)

gde je UB() = Vdd, UB(0+) = 0V, = C(R + Riz). Riz predstavlja malu izlaznu otpornost NILI kola. Kvazistabilno stanje se zavrava u trenutku t = T1, kada napon UB dostigne napon prelaza VT, odakle se iz izraza (1.8) dobija

T1 = ln

Vdd 0.69 RC Vdd VT

(1.9)

kada napon Uiz pada na nulu, zbog ega VA skae na Vdd. Kako se napon na kondenzatoru ne moe promeniti trenutno, sada bi napon take B trebalo da ima vrednost UB = UA + Uk = VT + Vdd. Zbog ugraenih zatitinih dioda na ulazu NILI kola napon take B ne moe da premai napon napajanja, ve dolazi do naglog pranjenja kondenzatora kroz zatitnu diodu i izvor za napajanje. Tako napon na kondenzatoru naglo opada za vrednost VT, jer se pranjenje odvija sa vremenskom konstantom = C(Rd + Riz), gde je sa Rd obeleena mala otpornost provodne zatitne diode. Vremenski dijagrami napona u svim takama kola sa Slike 1.4 dati su na Slici 1.5.

Slika 1.5 Vremenski dijagrami kola sa Slike 1.4

Iz izraza (1.9) vidimo da je trajanje izlaznog impulsa odreeno vrednostima kondenzatora, otpornika i napona prelaza VT karakteristike prenosa logikog NILI kola. Tanost trajanja generisanog impulsa malo zavisi od vrednosti otpornika i kondenzatora, jer njihove proizvodne tolerancije mogu biti male, a temperaturni koeficijenti se mogu izabrati tako da ne zavisi od temperature. Suprotno tome proizvodne tolerancije napona prelaza VT su velike, zbog ega on najvie utie na tanost generisanog impulsa. Okidni impuls mora da zadovolji neke uslove da bi monostabilni multivibrator ispravno funkcionisao. Amplituda okidnog impulsa mora da bude vea od VT da bi uspeo da izazove promenu u kolu. Trajanje ulaznog impulsa takoe je ogranieno. Maksimalno trajanje ulaznog

VEBA 1

CMOS LOGIKA KOLA

43

impulsa mora biti manje od trajanja kvazistabilnog stanja. Analizom kola sa Slike 1.4 vidimo da minimalno trajanje okidnog impulsa mora biti vee od vremena kanjenja dva logika kola. Ukoliko se izvri modifikacija opisanog monostabilnog kola, kako je pokazano na Slici 1.6, smanjuje se uticaj proizvodnih tolerancija napona prelaza VT na trajanje kvazistabilnog stanja T1.

Slika 1.6 Monostabilni multivibrator

Kao i u kolu sa Slike 1.4 u prvom delu generisanja izlaznog impulsa kondenzator se puni preko izlaza prvog logikog kola i otpornika R tako da raste napon take B. I sada je za dostizanje napona VT neophodno vreme T1 dato izrazom (1.9). Novina je, meutim, da se sada na izlazu prvog NILI kola ne zavrava generisanje impulsa. Zbog promene napona na izlazu drugog NILI kola zakoi se dioda D i poinje pranjenje kondenzatora C na ulazu prvog NILI kola. Stanje u kolu se najzad menja kada napon na tom kondenzatoru opadne od poetne vrednosti Vdd Vd na VT, za ta je neophodno da protekne vreme T2. Dakle ukupno trajanje impulsa na izlazu prvog NILI kola dato je izrazom

Vdd V Vd Vdd Vd + ln dd 1.37 RC T = T1 + T2 = ln ln 4 VT Vdd Vdd VT

(1.10)

Delimina kompenzacija uticaja tolerancija napona prelaza VT na trajanje kvazistabilnog stanja popstignuta je zahvaljujui tome to se naponi prelaza logikih kola na istoj silicijumskoj ploici malo razlikuju jedan od drugog, a uticaj promena napona VT na trajanje intervala T1 i T2 je suprotan, kako se vidi iz izraza (1.10). Monostabilni multivibrator sa CMOS NILI kolima, sa Slike 1.4, lako se pretvara u astabilni multivibrator vezivanjem otpornika R na izlaz drugog NILI kola umesto na izvor za napajanje (R1 = 0). Astabilni multivibrator je dat na Slici 1.7, a talasni oblici napona u karakteristinim takama na Slici 1.8.

44


Slika 1.7 Astabilni multivibrator

Slika 5.8 Vremenski dijagrami za kolo sa Slike 1.7

Neka je u trenutku t = 0 napon VA < VT. Tada je VC = Vdd, a VD = 0 zbog ega se kondenzator puni, a napon take A raste ka Vdd dok ne dostigne vrednost VT. U ovom trenutku napon na kondenzatoru iznosi Uk = VT. Ovo izaziva regenerativni proces po ijem se zavretku u trenutku t = 0+ stanje na izlazima logikih kola menja, pa je sada VC = 0V, a VD = Vdd. Napon take A treba da iznosi VA = VD + Uk = Vdd + VT, to je iznad napona napajanja. Zato provede zatita dioda preko koje se kondenzator brzo prazni, a napon take A biva ogranien na vrednost VA(0++) = Vdd + Vd Vdd. Sada se kondenzator prazni, a napon take A opada ka nuli dok ne dostigne vrednost VT, kada u kolu opet nastupa regenerativni proces. Trajanje ovog kvazistabilnog stanja je dato izrazomT1 = RC ln V A ( ) V A (0 + ) V A () V A (T1 )

-

= RC ln

Vdd VT

(1.11)

Na kraju ovog kvazistabilnog stanja napon na kondenzatoru je Uk(T1-) = -VT. Dolazi do promene stanja na izlazima logikih kola, tako da je sada UC = Vdd, a UD = 0V. Kako je UA = UD + Uk = -VT, provede druga zatitna dioda i ograniava pad napona u taki A na VA(T1++) = -Vd 0V. Sada se kondenzator puni, a napon take A raste ka Vdd, dok ne dostigne vrednost VT, odakle odreujemo trajanje drugog kvazistabilnog stanja.

VEBA 1

CMOS LOGIKA KOLA+

45

T1 = RC ln

V A () V A (T1 ) V A () V A (T2 )

= RC ln

Vdd Vdd VT

(1.12)

Slino kao kod monostabilnog kola, period oscilovanja astabilnog kola malo zavisi od temperature, ali puno zavisi od proizvodnih tolerancija napona prelaza prenosne karakteristike VT. Neto bolje karakteristike, u pogledu uticaja varijacija napona prelaza na period oscilovanja, se dobijaju ako se izmeu taaka A i B ubaci otpornik R1 velike vrednosti. Na ovaj nain spreen je uticaj zatitinih dioda na ulazu NILI kola. Talasni oblik napona UA sa slike 1.8 sada odgovara naponu u taki B. Brzo pranjenje kondenzatora kroz zatitne diode spreeno je otpornikom R1, zbog ega sada kvazistabilna stanja traju neto due nego za sluaj R1 = 0. Trajanje kvazistabilnog stanja iznosi

V + VT 2Vdd VT T = T1 + T2 = RC ln dd VT Vdd VT gde je uzeto da je R || R1 R.

2.2 RC

(1.13)

Na disipaciju CMOS kola utiu struja curenja, kapacitivnost optereenja, interne kapacitivnosti i prelazna stanja. Statika disipacija CMOS kola je reda W i proizvod je napona napajanja Vdd i struje curenja. Ostala tri uzroka disipacije su mnogo vanija i javljaju se samo prilikom promene logikih stanja i predstavljaju dinamiku disipaciju kola. Energija koja se predaje kondenzatoru u toku jedne poluperiode, a potom disipira na tranzistoru, za cluaj invertora optereenog kapacitivnim optereenjem Cp, iznosi CpVdd2/2 Tako srednja disipacija CMOS invertora iznosi Pd = f Vdd2Cp (1.15) Postojanje parazitnih kapacitivnosti takoe izaziva potronju energije pri promeni stanja koja se moe opisati istim izrazom, gde Cp treba zameniti parazitnim kapacitetom Ct. Najtee je opisati uticaj etvrtog uzroka disipacije CMOS kola. Kada CMOS kolo prelazi iz jednog stanja u drugo, zbog neidealne karakteristike prenosa, radna taka prolazi kroz oblast u kojoj su oba tranzistora provodna. Disipacija CMOS kola usled prelaznog reima priblino je data izrazom Pd = f(Vdd 2VT)IDDmax(tLH + tHL)/2 (1.16) gde je sa IDDmax data maksimalna nekapacitivna struja tokom promene stanja. Primeujemo da sva tri izraza za dinamiku disipaciju pokazuju linearnu zavisnost od frekvencije f, zbog ega je u praksi uobiajeno da se dinamika disipacija daje izrazom Pd = f(Cp + CpD)Vdd2 (1.17) gde je CpD ekvivalentna kapacitivnost kojom se aproksimiraju teko merljivi uticaji disipacije usled parazitnih kapacitivnosti i promene stanja. Ova kapacitivnost se odreuje eksperimentalno merenjem disipacije kola bez optereenja, a tipine vrednosti su reda 10 - 30 pF zavisno od sloenosti i karakteristika CMOS kola. Tipina vrednost proizvoda snage i kanjenja CMOS kola (PDP) niskog stepena integracije je oko 10 pJ. Kod sloenih logikih mrea samo mali broj logikih kola menja stanje u jednom taktnom ciklusu. Uzimajui ovu injenicu u obzir zakljuujemo da CMOS kola visokog stepena integracije imaju znatno manju prosenu disipaciju po logikom kolu. Tako kod CMOS kola u VLSI tehnici parametar PDP moe biti manji od 1 pJ ak i na frekvencijama od nekoliko desetina MHz. (1.14)

VEBA 1

CMOS LOGIKA KOLA

47

Uputstvo za radI Simulacija kola pomou PSPICE-a

1

REALIZACIJA REGENERATIVNOG KOMPARATORA POMOU INVERTORA 1.3 U programu Probe snimiti prenosnu karakteristiku ovog kola. Posmatrati izlazni napon (Trace -> Add..., odabrati V(Viz)), a za X osu postaviti promenljivu V(Vul). Dobijenu prenosnu karakteristiku nacrtati na predvienom mestu u praktikumu i ubeleiti sve karakteristine vrednosti.

1.1 U programu Schematics otvoriti fajl sa elektrinom emom CMOS invertora, invertor.sch, koji se nalazi u direktorijumu C:\msim\dik_lab\v1_cmos (C:\msim\dik_lab\v1_cmos\invertor.sch). Postaviti parametre simulacije u vremenskom domenu (Analysis -> Setup > Transient...). Parametri simulacije su: Print Step = 1us Final Time = 40ms 1.2 Iz programa Schematics pokrenuti simulaciju (Analysis->Run PSpice ili F11). Po zavretku simulacije automatski se pokree program Probe.

1.4 Otvoriti fajl sa elektrinom emom regenerativnog komparatora realizovanog pomou CMOS kola, regkomp.sch, iz direktorijuma C:\msim\dik_lab\v1_cmos\. Postaviti parametre kola i parametre simulacije u vremenskom domenu (Analysis -> Setup -> Transient...). Parametri kola su: R2 = 100K Parametri simulacije su: Print Step = 1us Final Time = 40ms 1.5 Iz programa simulaciju u (PSpice). Schematics pokretnuti vremenskom domenu

V(Viz), a za X osu postaviti promenljivu V(Vul). Dobijenu prenosnu karakteristiku nacrtati na predvienom mestu u praktikumu i ubeleiti sve karakteristine vrednosti. VH = _____________________

1.6 U programu Probe snimiti prenosnu karakteristiku ovog kola i odrediti histerezis. Posmatrati izlazni napon

48


1.7 Izmeniti vrednost otpornika R2 na 220K, pokrenuti ponovo simulaciju. Kako vrednost otpornika R2 utie na histerezis?

1.8 Otvoriti fajl sa elektrinom emom astabilnog multivibratora realizovanog pomou CMOS kola, rk_amvb.sch, iz direktorijuma C:\msim\dik_lab\v1_cmos\. Primetiti da je ovaj astabilni multivibrator realizovan modifikacijom regenerativnog komparatora iz prethodne take. Postaviti parametre kola i parametre simulacije u vremenskom domenu. Parametri kola su: R1 = 27K, R2 = 100K, R3 = 10K Parametri simulacije su: Print Step = 20ns Final Time = 100us 1.9 Pokrenuti simulaciju u vremenskom domenu (PSpice) i snimiti talasne oblike napona (Probe) na kondenzatoru C (napon V(C)) i u taki A (napon V(A)).

1.10 Izmeniti vrednost otpornika R3 na 33K i pokrenuti ponovo simulaciju.Uoiti uticaj vrednosti otpronika R3 na trajanje kvazistabilnih stanja. Objasniti pojavu.

2

MONOSTABILNI MULTIVIBRATOR U CMOS TEHNICI

2.1 Otvoriti fajl sa elektrinom emom monostabilnog multivibratora realizovanog pomou CMOS NILI kola, mstab_mv.sch, iz direktorijuma C:\msim\dik_lab\v1_cmos\. Postaviti parametre kola i parametre simulacije u vremenskom domenu. Patrametri kola su: R1 = R2 = 33K, C1 = C2 = 1nF, Vcc = 5V (generator V1) Parametri generatora impulsa (V2) v1 = 0V, v2 = 5V, td = 2us, pw = 2us, per = 60us Parametri simulacije su: Print Step = 20ns Final Time = 300us

VEBA 1

CMOS LOGIKA KOLA

49

2.2 Pokrenuti simulaciju u vremenskom domenu i snimiti talasne oblike napona u takama A, B, C i D (U programu Probe posmatrati napone V(Trigger), V(A), V(B) V(C), V(D)).

2.3 Osnovno kolo monostabilnog multivibratora ne sadri R2, C2 i diodu D. ta je postignuto njihovim ubacivanjem.

2.4 Poveati frekvenciju okidnih impulsa impulsnog generatora V2 (per=20us). Pokrenuti ponovo simulaciju. i uoiti da se kolo uspeno okida tek svakim drugim okidnim impulsom (u programu Probe posmatrati napone V(Trigger) i V(C)).

3

MITOVO KOLO U CMOS TEHNICI

3.1 Otvoriti fajl sa elektrinom emom mitovog CMOS kola, schtrig.sch, iz direktorijuma C:\msim\dik_lab\v1_cmos\. Postaviti parametre simulacije u vremenskom domenu. Parametri simulacije su: Print Step = 1us Final Time = 40ms

50


3.2 Pokretnuti simulaciju u vremenskom domenu (PSpice) i snimiti prenosnu karakteristiku mitovog kola (Probe). Dobijenu prenosnu karakteristiku nacrtati na predvienom mestu u praktikumu i ubeleiti sve karakteristine vrednosti. Koliki su pragovi okidanja i histerezis ovog mitovog kola? VT1 = _________ VH = _________ 3.3 Otvoriti fajl sa elektrinom emom astabilnog multivibratora realizovanog pomou mitovog CMOS invertora, sch_amvb.sch, iz direktorijuma C:\msim\dik_lab\v1_cmos\. Parametri kola su: R1 = 33K, C1 = 1nF Parametri simulacije su: Print Step = 20ns Final Time = 100us 3.4 Pokretnuti simulaciju u vremenskom domenu (PSpice) i snimiti talasne oblike na kondenzatoru i na izlazu mitovog kola (u programu Probe posmatrati napone V(C) i V(Viz)). VT2 = _________

3.5 Izmeniti vrednost otpornika R1 na 100K, pokrenuti ponovo simulaciju. Kakav je uticaj otpornika na trajanje kvazistabilnih stanja i zato?

4

DISIPACIJA CMOS KOLA

4.1 Otvoriti fajl sa elektrinom emom CMOS invertora, cmosdis.sch, iz direktorijuma C:\msim\dik_lab\v1_cmos\. Postaviti parametre kola i parametre simulacije. Parametri generatora impulsa su: v1 = 0V, v2 = 5V, td = 1us, tr = 100ns, tf = 100ns, pw = 2ms, per = 4ms Parametri simulacije su: Print Step = 1us Final Time = 20ms

VEBA 1

CMOS LOGIKA KOLA

51

4.2 Pokretnuti simulaciju u vremenskom domenu (PSpice) i snimiti prenosnu talasne oblike napona na izlazu kola V(Viz) i struje napajanja kola I(V1). Uoiti da je struja napajanja (disipacija) maksimalna pri prelazu kola iz jednog u drugo logiko stanje.

4.3 Napisati izraz za dinamiku disipaciju CMOS logikog kola. Objasniti parametre u izrazu.

5

ASTABILNI MULTIVIBRATOR U CMOS TEHNICI

5.1 Otvoriti fajl sa elektrinom emom astabilnog multivibtratora realizovanog u CMOS tehnici, astab_mv.sch, iz direktorijuma C:\msim\dik_lab\v1_cmos\. Postaviti parametre kola i parametre simulacije. Parametri kola: R1 = 270K, R2 = 33K, C1 = 10n, Vdd = 5V. Parametri simulacije su: Print Step = 1us Final Time = 20ms 5.2 Pokrenuti simulaciju u vremenskom domenu (PSpice) i snimiti talasne oblike napona u takama A, B, C i D (U programu Probe posmatrati napone V(A), V(B) V(C), V(D)). 5.3 Izvesti izraze za trajanje kvazistabilnih perioda i rezultate uporediti sa merenim. T1 = T2 =

52


VEBA 1

CMOS LOGIKA KOLA

53

II Snimanje talasnih oblika pomou osciloskopa

6

REALIZACIJA REGENERATIVNOG KOMPARATORA POMOU INVERTORA

6.1 Dovodei na ulaz logikog kola sa slike 1a prostoperiodian napon frekvencije 1KHz, snimiti pomou osciloskopa prenosnu karakteristiku CMOS invertora (74HC04).

6.2 Sainiti regenerativni komparator prema emi sa slike 1b. Na ulaz regenerativnog komparatora dovoditi prostoperiodian napon frekvencije 1KHz. Snimiti pomou osciloskopa prenosnu karakteristiku kola i odrediti histerezis. VH = _____________________

Slika 1a

Slika1b

6.3 ta se deava sa prenosnom karakteristikom kola povezivanjem otpornika R3 na napajanje (Vcc), odnosno na nulti potencijal.

6.4 Modifikacijom regenerativnog komparatora sa slike 1b realizovati astabilni multivibrator dat na slici 2.

54


Slika 2 6.5 Snimiti talasne oblike napona na kondenzatoru C i u taki A.

7

MONOSTABILNI MULTIVIBRATOR U CMOS TEHNICI

7.1 Na ulaz monostabilnog multivibratora sa slike 3, realizovanog pomou CMOS NILI kola (74HC02), dovoditi okidne impulse minimalnog trajanja Ti, periode T=60s, i snimiti talasne oblike napona u takama A, B, C i D.

Slika 3

VEBA 1

CMOS LOGIKA KOLA

55

8

MITOVO KOLO U CMOS TEHNICI Slika 4

8.1 Odrediti pragove okidanja i nacrtati prenosnu karakteristiku mitivog CMOS kola (74HC14) sa slike 4 dovodei na ulaz kola prostoperiodian napon frekvencije 1KHz.

8.2 Korienjem ovog kola realizovati astabilni multivibrator i snimiti napone na kondenzatoru i izlazu kola.

56


9

DISIPACIJA CMOS KOLA

9.1 est CMOS invertora (74HC04) vezano je paralelno kao na slici 5. Na ulaz kola dovoditi pravougaone impulse periode T=4ms. Osciloskopom snimiti napon na otporniku R koji stvara struja napajanja kola. Uoiti da je struja napajanja (disipacija) maksimalna pri prelazu kola iz jednog u drugo logiko stanje.

Slika 5

10 ASTABILNI MULTIVIBRATOR U CMOS TEHNICI 10.1 Na slici 6 prikazan je astabilni multivibrator realizovan pomou CMOS NILI kola. Snimiti talasne oblike napona u takama A, B, C i D.

VEBA 1

CMOS LOGIKA KOLA

57

Slika 6

10.2 Kratkospojiti otpornik R1 i uoiti promenu u duini trajanja kvazistabilnih stanja. Koja je uloga otpornika R1.

Student: Datum:

Overio: Ocena:

VEBA 3

TTL LOGIKA KOLA

59

Veba 2 TTL logika kolaTeorijski uvodU digitalnoj elektronici se esto javlja problem vezivanja izlaza veeg broja logikih kola na zajedniku liniju. Zbog konstrukcije samog izlaznog stepena u TTL tehnici javljaju se ozbiljni problemi.

Slika 2.1 Standardno TTL NI kolo sa dva ulaza

Neka su izlazi dva standardna TTL kola sa slike 2.1 kratkospojeni tako to su vezani na zajedniku liniju. Ako su ulazi jednog kola takvi da obezbeuju logiku jedinicu na njegovom izlazu, a ulazi drugog kola dovode odgovarajui izlaz na nivo logike nule, nastupa konfliktna situacija. Kroz tranzistor T4 sa izlaza jednog kola u provodni tranzistor T3 na izlazu drugog logikog kola tekla bi velika struja koja je ograniena samo otpornikom R4. U ovom sluaju izlazni napon bi bio neodreen uz mogunost prekoraenja dozvoljene disipacije kola. Ovaj se problem reava na dva naina, TTL kolima sa otvorenim kolektorom ili trostatikim TTL kolima.

Slika 2.2 Trostatiki neinvertorski bafer

60


Izlazni stepen trostatikog TTL kola slian je standardnom TTL izlazu uz mogunost dovoenja u stanje visoke impedanse na taj nain to se svi izlazni tranzistori zakoe. Trostatiki izlaz se najee sree kod baferskih kola invertorskog i neinvertorskog tipa, kao i kod sloenijih digitalnih kola kao to su flipflopovi, registri, multiplekseri, memorije... Trostatika kola se koriste u sluaju kada od vie paralelno vezanih kola samo jedno u odreenom vremenskom intervalu treba da bude aktivno. Na slici 2.2 prikazana je struktura trostatikog neinvertorskog bafera. Na kontrolni ulaz E dovodi se signal dozvole (Enable), to je ulaz invertorskog kola, na slici 2.2 uokviren isprekidanom linijom. Kada je na kontrolnom ulazu E = V(0), na izlazu invertora je Y1 = V(1), zbog ega dioda D2 ne moe da vodi i kontrolno invertorsko kolo ne utie na bafersku funkciju kola, tako da je Y = A. Za VA = V(0) tranzistori T6 i T7 ne vode, zbog ega vode tranzistori T9 i T10, direktno polarisani preko kolektorskog spoja tranzistora T8. Za VA = V(1) provedu T6 i T7. Zbog niskog napona na bazi tranzistori T9 i T10 ne mogu da vode, tako da logiku jedinicu na izlazu definiu provodni tranzistori T11 i T12.

Slika 2.3 Dvoulazno TTL NI kolo sa otvorenim kolektorom

Ako se na kontrolni ulaz dovede visok napon, E = V(1), na izlazu invertorskog stepena je logika nula Y1 = V(0). Sada provede dioda D2, te zbog niskog napona na bazama tranzistora T11 i T9 zakoena su oba izlazna tranzistora T10 i T12, odnosno izlaz se nalazi u stanju visoke impedanse. Ovo je bolje reenje od kola sa otvorenim kolektorom sa gledita dinamikih karakteristika, poto se kapacitivnosti na zajednikoj liniji bre pune zbog male izlazne otpornosti u stanju logike jedinice. Za kolo sa slike 2.2 vreme potrebno za dovoenje izlaza u stanje visoke impedanse iznosi 11 ns, dok je za izvoenje iz stanja visoke impedanse potrebno 16 ns. Bre koenje od ukljuivanja izlaznog stepena je pogodna osobina ovog kola.

Slika 2.4 Invertorski TTL bafer sa otvorenim kolektorom

Na osnovu NI TTL kola sa slike 2.1 lako se dobija kolo sa otvorenim kolektorom uklanjanjem sa eme tranzistora T4, diode D i otpornika R4. Izlaz se i dalje uzima na kolektoru tranzistora T3, ali se

VEBA 3

TTL LOGIKA KOLA

61

sada izlazi vie ovakvih kola mogu vezati na zajedniku liniju. Izmeu kolektora povezanih tranzistora i spoljnog izvora za napajanje Vcc1 ubacuje se zajedniki kolektorski otpornik Rc. Kroz ovaj otpornik tranzistori dobijaju kolektorsku struju kada je na izlazu kola logika nula. Vrednost ove otpornosti ne sme biti previe mala, poto u tom sluaju raste kolektorska struja tranzistora koji treba da radi u zasienju, zbog ega opada broj ulaznih prikljuaka koji smeju biti vezani na liniju. Ova otpornost ne sme biti ni previe velika, jer sa njenim rastom opada nivo logike jedinice. Osim to omoguavaju paralelno vezivanje vie izlaza na istu liniju kola sa otvorenim kolektorom mogu biti iskoriena za realizaciju "kolektorsko I" funkcije. Naime, za realizaciju funkcije Y = AB CD neophodna su dva NI i jedno I logiko kolo. Meutim ako koristimo kola sa otvorenim kolektorom, dovoljna su samo dva NI kola ije izlaze kratkospajamo i preko spoljnog otpornika Rc vezujemo na izvor napajanja. Na izlazu oba kola bie visok napon, Y = V(1), samo kada su zakoena oba tranzistora T3, to odgovara logikoj I funkciji. Posebna vrsta kola sa otvorenim kolektorom su invertorski i neinvertorski baferi ili drajveri.Radi se o kolima koja mogu da prime veu struju od drugih kola iz iste familije tako da imaju poveani faktor grananja. Kao to se sa slike 2.4 vidi, poveanje maksimalne izlazne struje ostvareno je promenama u pobudnom stepenu izlaznog tranzistora. Naalost, istovremeno je poveano vreme propagacije koje zavisi i od vrednosti kolektorskog otpornika i moe biti vee od vremena propagacije kola sa standardnim TTL izlazom. Kod baferskih kola sa otvorenim kolektorom se izlazni tranzistor obino ne pravi istim postupkom kao ostali tranzistori u kolu, kako bi imao vei probojni napon izmeu kolektora i emitora. Ovaj probojni napon moe da iznosi do 30V, to omoguava kolima sa otvorenim kolektorom sprezanje sa drugim familijama logikih kola i ureajima koji rade sa veim naponom napajanja. Za realizaciju mitovog kola u bipolarnoj tehnici dovoljna su dva NPN tranzistora sa spregnutim emitorima. Osnovna ema mitovog kola data je na slici 2.5.

Slika 2.5 mitovo kolo sa emitorskom spregom

Kada je napon na ulazu kola dovoljno nizak tranzistor T1 ne vodi. Zbog visokog napona na njegovom kolektoru vodie tranzistor T2. Otpornici u kolu imaju takve vrednosti da T2 radi u zasienju i izlazni napon je nizak. Ukoliko ulazni napon raste, stiu se uslovi da tranzistor T1 provede. Kada se to desi zbog pojave kolektorske struje tranzistora T1 opada napon na bazi drugog tranzistora to izaziva pad emitorske struje drugog tranzistora, odnosno napon na otporniku Re opada. Kao to vidimo u kolu je prisutna pozitivna povratna sprega zbog koje raste napon na emitorskom spoju tranzistora T1, tj. struja ovog tranzistora, uz istovremeni pad napona na bazi drugog tranzistora, zbog ega posle kumulativnog procesa T2 odlazi u zakoenje. Tada je izlazni napon visok i jednak je naponu napajanja. Dalji rast ulaznog napona ne utie na uspostavljeno stanje u kolu. Da bi dolo do promene izlaznog napona neophodno je da ulazni napon pone da opada. Opadanje

62


ulaznog napona izaziva smanjivanje kolektorske struje tranzistora T1, a rast napona UCE1, to je ujedno napon izmeu baze i emitora T2. Kada ovaj napon dostigne prag provoenja, zbog ukljuivanja tranzistora T2, zatvara se pozitivna povratna sprega. Kumulativni proces vraa kolo u prvo stabilno stanje. Prenosna karakteristika poseduje histerezis i neinveretorskog je tipa. Gornji prag okidanja VT2 odgovara ulaznom naponu pri kome se ukljuuje tranzistor T1. S obzirom da T2 radi u zasienju, vai Vcc R1 I b 2 Vbes Re [I b 2 + I c 2 ] = 0 Vcc R2 I c 2 Vces Re [I b 2 + I c 2 ] = 0 (2.1) (2.2)

Reavanjem ovih jednaina za napon na emitorima tranzistora se dobija

Vcc Vbes Vcc Vces + R1 R2 Ve = 1 1 1 + + Re R1 R2

(2.3)

Za gornji prag okidanja kola se dobija VT2 = Ve + V, dok je izlazni napon Uiz = Ve + Vces. Donji prag okidanja VT1 odgovara ulaznom naponu pri kome tranzistor T2 poinje da provodi. Tada je napon izmeu kolektora i emitora prvog tranzistora Uce1 = V > Vces, tako da je on u aktivnom reimu. Emitorska struja tranzistora T1 je

I e1 =

U ul Vbe Re

(2.4)

odakle se za napon izmeu kolektora i emitora dobija

R1 Vce1 = Vcc R1 I c1 Re I e1 = Vcc [U ul Vbe ] + 1 (1 + ) Re odnosno donji prag iznosiVT 1 = Vcc V + Vbe R1 1+ (1 + ) Re

(2.5)

(2.6)

mitov komparator moe biti korien za konverziju sinusnog ili trougaonog napona u pravougaoni talasni oblik. Slinu primenu ima i u digitalnoj tehnici. Kod brzih digitalnih kola dolazi do prelaznih pojava na vezama, to je posledica postojanja parazitnih kapacitivnosti i induktivnosti. Ovo izaziva izoblienje signala ije se uobliavanje izvodi uz pomo mitovog kola na ijem se izlazu generie pravougaoni impuls. mitovo kolo sa slike 2.5 nema kompatibilne ulazne i izlazne naponske nivoe sa logikim kolima. Da bi se ovaj problem prevaziao mitovom kolu se dodaje ulazni TTL stepen sa vieemitorskim tranzistorom ili sa diodama, a na izlazu standardni TTL izlazni stepen. mitovo kolo dobijeno na ovaj nain dato je na Slici 2.6. Iza standardnog mitovog kola (T1 i T2) sledi pomera nivoa (T3 i D1, pri emu neki proizvoai ugrauju Darlingtonov par kao pomera nivoa) i standardni TTL izlaz. Histerezis ovakvih kola iznosi tipino 800 mV, zavisi od odnosa otpornika u kolu, i obino ne zavisi od temperature i varijacija napona napajanja.

VEBA 3

TTL LOGIKA KOLA

63

Slika 2.6 Integrisano TTL mitovo kolo

Astabilni i monostabilni multivibratori se i u TTL tehnici mogu realizovati na isti nain kao i sa CMOS komponentama. Meutim, karakteristike ovakvih kola bi bile neto slabije, poto ulazne struje TTL kola nisu zanemarljive kao kod CMOS kola, ime utiu na tanost i stabilnost generisanih impulsa. S obzirom da digitalni sistemi zahtevaju impulse preciznog trajanja u TTL tehnici je razvijeno vie integrisanih monostabilnih multivibratora. Na slici 2.7 prikazana je struktura retrigerabilnog monostabilnog multivibratora 74122 koji se proizvodi u svim TTL familijama.

Slika 6.7 Retrigerabilni monostabilni multivibrator 74122

Na ulazu kola se nalazi uproeno NI kolo koga ine tranzistori T1, T2 i T3. T4 i T5 formiraju RS le kolo na iji se ulaz dovodi izlaz NI kola. Tranzistori T6 i T7 formiraju monostabilni deo kola iji se izlaz vodi na mitovo kolo (T8 i T9) za uobliavanje signala i standardni TTL izlazni stepen, koji nije prikazan na slici. U stabilnom stanju izlaz NI kola je na logikoj jedinici tj. tranzistor T3 je zakoen zbog ega ne mogu da vode ni T4 i T5, kao ni dioda D4, dok diode D1 i D2 vode. S obzirom da je R8 + R9 > R10, vodie tranzistor T6, dok je T7 zakoen. Zbog visokog napona na ulazu, sa prenosne karakteristike mitovog kola date na slici 2.4, vidimo da je na izlazu mitovog kola visok napon. Da bi kolo prelo u kvazistabilno stanje potrebno je da se na oba ulaza NI kola dovede logika jedinica. Sada vodi tranzistor T3, koji otvara mogunost ukljuivanja T4 i T5. Meutim provodne diode D1 i D2 dre nizak napon na bazi tranzistora T4, zbog ega se ukljuuje T5, ime je le kolo resetovano. U kolektor T5, kroz diodu D4, utie struja otpornika R10, koja je ranije uticala u bazu tranzistora T6, zbog ega se tranzistor T6 zakoi. Monostabilno kolo je ovim ulo u kvazistabilno stanje. Pad napona na kolektoru tranzistora T7 se prenosi kroz kondenzator na bazu T6 zbog ega on ostaje

64


zakoen, iako se istovremeno sa ukljuivanjem T7 zbiva i setovanje le kola. Naime, pri koenju T6, raste napon na njegovom kolektoru to preko diode D3 dovodi do ukljuivanja tranzistora T4, a zbog ovoga se zakoi tranzistor T5 i dioda D4. Dakle, na izlazu le kola generisan je vrlo kratak negativni impuls ije je trajanje jednako zbiru vremena potrebnog da se izvri okidanje monostabilnog kola i vremena potrebnog za setovanje le kola. Na ovaj nain se le kolo ponaa kao diferencijator opadajue ivice signala sa izlaza NI kola. Pre okidanja napon na kondenzatoru je Uk(0-) = Vd5 + Vbes6 Uc7, pri emu napon na kolektoru T7 zavisi od eksternog otpornika R, kao i otpornika u mitovom kolu za koje vai Vcc RI b8 Vbes 8 R12 ( I b8 + I c 8 ) = 0 Vcc R11 I c 8 Vces8 R12 ( I b8 + I c8 ) = 0 (2.7)

Koristei tipine vrednosti R11 = 7K i R12 = 0.85K, reavanjem jednaina (2.7), za struju baze tranzistora T8 se dobijaI b8 = 3.6694 R + 0.75795 + 1.7556 R 1 + 1.3194 R

(2.8)

to za napon na kolektoru T7 dajeVc 7 (0 ) = Vcc RI b8 =

(2.9)

Po ulasku u kvazistabilno stanje tranzistor T6 se koi zbog pada napona na njegovoj bazi, a koji sada iznosiVb 6 = Vd 5 + Vces 7 + U k (0 ) = 2Vd + Vbes + Vces Vc 7 (0 )

(2.10)

Zbog punjenja kondenzatora C kroz otrpornik R10 i kolektor zasienog tranzistora T7, napon na bazi T6 eksponencijalno raste ka asimptotskom naponu Vcc, sve dok ne bude dovoljan da T6 provede, kada je Vb6(T1) = Vd5 + V, odakle se dobijaVcc + Vc 7 (0 ) 2Vd Vbes Vces T1 = CR10 ln Vcc V Vd

(2.11)

Kada tranzistor T6 provede, tranzistor T7 se zakoi. Meutim, napon na njegovom kolektoru ne moe naglo da se promeni zbog kondenzatora C. Njegova poetna vrednost je Vc7(T1+) = Vd5 + Vces7 Vbes6 V. Primeujemo da ukljuivanje T7 nije izazvalo promenu na izlazu mitovog kola. Visok napon na izlazu mitovog kola e biti prisutan sve dok napon na njegovom ulazu (kolektoru T7) ne dostigne gornji prag okidanja VT1. Vreme neophodno da napon na kolektoru T7 dostigne prag VT1, zbog punjenja kondenzatora C kroz otpornik R i bazu provodnog T6 iznosi T2 = CR ln Vcc Vd Vces Vbes + V Vcc VT 1 (2.12)

Smenom R10 = 1.5K, VT1 = 2V u izraze (2.11) i (2.12) za periodu izlaznog impulsa se dobija 0.68 T = T1 + T2 0.196C + 0.29 RC = 0.291 + R

(2.13)

gde je C dato u pF, R u K i T u ns. Vrednost otpornika R moe da se kree u granicama 5K < R < 50K i tada vai izraz (2.13) za C > 1nF. Za C < 1nF izraz (2.13) je suvie gruba aproksimacija i tada se koriste izrazi (2.11) i (2.12) ili grafikoni iz kataloga proizvoaa. Minimalno trajanje impulsa je 75ns. S obzirom da je 74122 retrigerabilni monostabilni multivibrator, ako se pobudni impuls pojavi pre zavretka impulsa na izlazu, a posle isteka vremena T1, le kolo se resetuje,

VEBA 3

TTL LOGIKA KOLA

65

kondenzator se isprazni, i zapoinje se generisanje novog intervala trajanja T1. Posle isteka dodatnog vremena T1 nastavlja se generisanje vremenskog intervala trajanja T2. Na ovaj nain produeno je trajanje niskog nivoa na izlazu mitovog kola (kolektoru tranzistora T9).

VEBA 3

TTL LOGIKA KOLA

67

Uputstvo za radI Simulacija kola pomou PSPICE-a

1

TROSTATIKA TTL KOLA

1.1 U programu Schematics otvoriti fajl sa elektrinom emom TTL trostatikog neinvertorskog bafera, 3statbuf.sch, koji se nalazi u direktorijumu C:\msim\dik_lab\v2_ttl (C:\msim\dik_lab\v2_ttl\3statbuf.sch). Postaviti parametre kola i parametre simulacije u vremenskom domenu (Analysis -> Setup -> Transient...). Parametri kola: R1 = R2 = 33K. Parametri pobudnog generatora: V1: v1=0V, v2=5V, td=50us, pw=100us, per=200us V3: v1=0V, v2=5V, td=1us, pw=500us, per=1000us Parametri simulacije su: Print Step = 20ns Final Time = 1ms 1.2 Iz programa Schematics pokrenuti simulaciju (Analysis->Run PSpice ili F11). 1.3 U programu Probe snimiti talasne oblike napona na ulazu (V(V1)), kontrolnom ulazu (V(3)) i izlazu kola (V(Vy)). Uveriti se da se za V(3) = Vcc izlaz kola nalazi u stanju visoke impedanse. Tada izlazni napon definie otporni razdelnik. UY = __________ 1.4 Gde se koriste trostatika kola?

2

TTL KOLO SA OTVORENIM KOLEKTOROM

2.1 Otvoriti fajl sa elektrinom emom TTL neinvertorskog bafera (74LS07) sa otvorenim kolektorom, bufocho.sch, koji se nalazi u direktorijumu C:\msim\dik_lab\v2_ttl. Postaviti parametre kola i parametre simulacije u vremenskom domenu.

68


Parametri kola: R1 = 0.5K, L1 = 20mH Parametri pobudnog generatora: V1: v1=0V, v2=5V, td=0, pw=1ms, per=2ms Parametri simulacije su: Print Step = 20ns Final Time = 4ms 2.2 Pokrenuti simulaciju u vremenskom domenu (PSpice) i snimiti talasne oblike napona (Probe) na ulazu (V(V1:+) i izlazu kola (V(Viz)). Takoe posmatrati i struju koja protie kroz kalem (I(L1)).

2.3 Po emu se ova kola razlikuju od ostalih kola iz iste familije i koja je njihova primena.

3

TTL MITOVO KOLO

3.1 Otvoriti fajl sa elektrinom emom TTL mitovog kola (74LS13) sa otvorenim kolektorom, sch_trig.sch, koji se nalazi u direktorijumu C:\msim\dik_lab\v2_ttl\. Postaviti parametre kola i parametre simulacije u vremenskom domenu. Parametri pobudnog generatora: t1=0ms, v1=0V, t2=20ms, v2=5V, t3=40ms, v3=0V Parametri simulacije su: Print Step = 20ns Final Time = 40ms 3.2 Pokrenuti simulaciju domenu (PSpice) u vremenskom

3.3 Snimiti prenosnu karakteristiku ovog kola (Probe), odrediti pragove okidanja i histerezis. VT1 = _________ VT2 = _________ VH = _________. Slika 3

VEBA 3

TTL LOGIKA KOLA

69

3.4 Otvoriti fajl sa elektrinom emom astabilnog multivibratora realizovanog pomou TTL mitovog kola, sch_amvb.sch, iz direktorijuma C:\msim\dik_lab\v2_ttl\. Postaviti parametre kola i parametre simulacije. Parametri kola: R1 = 2K, C1 = 1.5n Parametri simulacije: Print Step = 2ns Final Time = 20us 3.5 Pokrenuti simulaciju u vremenskom domenu (PSpice) i snimiti talasne oblike napona (Probe) na kondenzatoru C (napon V(C)) i na izlazu (napon V(Viz)).

3.6 Izmeniti vrednost otpornika R1 na 1K i pokrenuti ponovo simulaciju.Uoiti uticaj vrednosti otpronika R1 na trajanje kvazistabilnih stanja. Objasniti pojavu.

4

RETRIGERABILNI MONOSTABILNI MULTIVIBRATOR 74LS123

Na slici 4a prikazan je integrisani retrigerabilni monostabilni multivibrator 74LS123 a odgovarajua funkcionalna tabela na slici 4b.

Slika 4a

Slika 4b

Radi se o dvostrukom retrigerabilnom monostabilnom multivibratoru koji moe da generie impulse trajanja nekoliko ns, sve do impulsa sa faktorom ispune 100% . Oba multivibratora imaju po 3 ulaza (A, B i CLR) preko kojih se moe vriti okidanje zadnjom ili prednjom ivicom okidnog impulsa. CLR ulaz takodje omoguava prekid generisanja izlaznog impulsa pre zavretka kvazistabilnog stanja multivibratora. Za korektan rad monostabilnog multivibratora neophodni su spoljni otpornik Rx i kondenzator Cx. Oni definiu trajanje izlaznog impulsa, koje je dato izrazom T=KCxRx (Za Cx u pF, Rx u K, T je dato u ns). Konstanta K zavisi od vrednosti kondenzatora Cx i za Cx > 1nF je K0.4. Ukoliko je struja curenja kondenzatora Cx vea od 100nA ili parazitne kapacitivnosti od

70


oba pina ka masi vee od 50pF trajanje impulsa moe puno da odstupa od vrednosti date gornjim izrazom. 4.1 Otvoriti fajl sa elektrinom emom astabilnog multivibratora amvb_123.sch, realizovanog pomou dva monostabilna multivibratora (74LS123). Parametri kola: IC1 = 3.5V, IC2 = 0.1V Parametri multivibratora: U1: PULSE=50us U2: PULSE=80us Parametri simulacije: Print Step = 20ns Final Time = 1ms 4.2 Pokretnuti simulaciju u vremenskom domenu (PSpice) i snimiti talasne oblike na izlazima Q1 i Q2.

4.3 Opadajua ivica impulsa generisanog na izlazu prvog monostabilnog kola Q1 preko ulaza A2 okida drugo monostabilno kolo. Slino, opadajuom ivicom impulsa dobijenog na izlazu drugog monostabilnog kola Q2 preko ulaza A1 se ponovo okida prvo monostabilno kolo. Primetimo da se na ovaj nain trajanje impulsa i pauze moe da regulie potpuno nezavisno Promeniti vrednost duine impulsa prvog monostabilnog multivibratora (parametar PULSE prvog 74LS123 kola, menja se dvostrukim klikom na kolo i izborom parametra PULSE, kako je opisano u uputstvu) na 80us.

4.4 Otvoriti fajl sa elektrinom emom monostabilnog multivibratora mmv1_123.sch. Parametri multivibratora: U1: PULSE=50us U2: PULSE=80us Parametri generatora okidnih impulsa: Vtrigger: v1=0V, v2=5V, td=10us, pw=10us, per=200us Parametri simulacije: Print Step = 20ns Final Time = 1ms 4.5 Pokretnuti simulaciju u vremenskom domenu (PSpice) i snimiti talasne oblike na izlazima Q1 i Q2.

VEBA 3

TTL LOGIKA KOLA

71

4.6 Monostabilni multivibrator (1) istovremeno slui za okidanje monostabilnog multivibratora (2) tako da se na izlazu Q2, u odnosu na ulazne okidne impulse, generiu impulsi ije kanjenje definie trajanje impulsa Q1, a trajanje je jednako trajanju impulsa Q2. Uoiti promene izlaznih napona Q1 i Q2 pri promeni trajanja impulsa Q1 (promenom vrednosti PULSE prvog multivibratora (U1) na 80us i ponavljanjem simulacije).

4.7 Otvoriti fajl sa elektrinom emom monostabilnog multivibratora mmv2_123.sch. Parametri multivibratora: U1: PULSE=50us U2: PULSE=80us Parametri generatora okidnih impulsa: Vtrigger: v1=0V, v2=5V, td=10us, pw=10us, per=200us Linija za kanjenje (U3): DELAY=50ns Parametri simulacije: Print Step = 20ns Final Time = 1ms 4.8 Pokretnuti simulaciju u vremenskom domenu (PSpice) i snimiti talasne oblike na izlazima Q1 i Q2.

72


4.9 Otvoriti fajl retr_123.sch.

sa

elektrinom

emom

retrigerabilnog

monostabilnog

multivibratora

Parametri multivibratora: U1: PULSE=50us U2: PULSE=80us Parametri generatora okidnih impulsa: Vtrigger: v1=0V, v2=5V, td=10us, pw=10us, per=200us Parametri simulacije: Print Step = 20ns Final Time = 1ms 4.10 Pokretnuti simulaciju u vremenskom domenu (PSpice) i snimiti talasne oblike na izlazima Q1 i Q2. 4.11 Monostabilni multivibrator (U1) generie krai impuls, pa se on moe iskoristiti za retrigerovanje monostabilnog multivibratora (U2) preko ulaza B. Promenom vrednosti trajanja impulsa Q1 menja se duina trajanja izlaznog impulsa Q2. Promeniti parametar PULSE prvog (U1) monostabilnog multivibratora na 30us i ponoviti simulaciju. Uoiti promenu u duini trajanja impulsa Q2.

VEBA 3

TTL LOGIKA KOLA

73

II Snimanje talasnih oblika pomou osciloskopa

5

TROSTATIKA TTL KOLA

5.1 Uveriti se da se za E=Vcc izlaz kola nalazi u stanju visoke impedanse. Tada izlazni napon definie otporni razdelnik. UY = __________ 5.2 Za E=0V na ulaz A dovoditi pravougaone impulse frekvencije 50KHz, amplitude 5V i snimati talasne oblike ulaznog i izlaznog napona.

Slika 1.

6

TTL KOLO SA OTVORENIM KOLEKTOROM

6.1 Na ulaz kola dovesti pravougaone impulse amplitude 5V, periode T=2ms. Osciloskopom snimiti talasne oblike ulaznog i izlaznog napona kola. Slika 2

74


7

TTL MITOVO KOLO

7.1 Na slici 3 prikazano je integrisano TTL mitovo kolo (74LS13). Odrediti pragove okidanja i osciloskopom snimiti prenosnu karakteristiku dovodei na ulaz kola prostoperiodian napon frekvencije 1KHz.

Slika 3 7.2 Realizovati astabilni multivibrator i snimiti talasne oblike napona na kondenzatoru C i izlazu kola za R=2K.

8

RETRIGERABILNI MONOSTABILNI MULTIVIBRATOR 74LS123

8.1 Na slici 5 multivibrator monostabilna talasne oblike Q2.

prikazan je astabilni realizovan pomou dva multivibratora.

digitalna integrisana kola - praktikum

Documents