circuitos logicos combinacionales

5
DEPARTAMENTO DE INGENIER˝A ELCTRICA Y ELECTRNICA - LGICA DIGITAL - LABORATORIO 1 - SEPTIEMBRE 2008 1 Circuitos Lgicos Combinacionales Luis Felipe De La Hoz Cubas, Mara Ilse Dovale PØrez, AndrØs Eduardo Manotas Arcieri. Divisin de Ingenieras Universidad del Norte Barranquilla Abstract En el presente informe se pretende mostrar el diseæo e implementacin de un circuito combinacional, apli- cando herramientas de minimizacin, decodicadores y demÆs elementos de anÆlisis estudiados previamente para compararlos con las respectivas simulaciones hechas con el n de entender el funcionamiento de los circuitos implementados y poder sacar conclusiones a partir de los resultados obtenidos. Index Terms Analgico, Circuito Combinacional, Compuer- tas, Decodicador, Digital, Minimizacin, Tiempos de Propa- gacin I. INTRODUCCIN A CTUALMENTE la sociedad se ha ligado de forma impresionante al mundo tecnolgico, pero a pesar de todas las opciones de arreglos programables que existen ac- tualmente, es necesario tener claros los conocimientos basados en diseæos combinacionales utilizando componentes discretos, para as adentrarse poco a poco en el mundo de la Lgica Digital. Para este n se hicieron dos montajes, los cuales serÆn explicados en breve, cabe resaltar que un circuito lgico combinacional es aquel que sus salidas slo depende de sus entradas actuales, estos pueden contener una cantidad arbitraria de compuertas lgicas e inversores pero no lazos de retroalimentacin, es decir, la trayectoria de una seæal en un circuito que permite que la salida de una compuerta se propague de regreso hacia la entrada de una misma compuerta. II. CIRCUITOS LGICOS COMBINACIONALES Como su nombre lo indica un circuito lgico combinacional es un circuito que depende de las combinaciones de sus entradas en ese instante, su salida F, vara si sus entradas varan, los circuitos de lgica combinacional estÆn hechos a partir de compuertas lgicas bÆsicas como: AND, OR, NOT, aunque tambiØn pueden ser hechos con las combinaciones de las anteriores como: NAND, NOR, XOR. La operacin de los circuitos combinacionales se entienden escribiendo las ecuaciones booleanas y sus respectivas tablas de verdad. A. Circuito Lgico de Reconocimiento Con el n de comprobar el funcionamiento de los circuitos lgicos combinacionales se diseæo uno de estos dada una tabla de verdad, dicha tabla de verdad se deba minimizar con alguno de los mØtodos aprendidos en clase para hacer luego el respectivo diagrama con las compuertas y nalmente montar el circuito con compuertas reales. Al comenzar la tabla de verdad propuesta fue la siguiente: Tabla 1: Tabla de verdad propuesta primeramente. Con el mØtodo de minimizacin de mapa de Karnaugh se minimiz la funcin y se obtuvo una suma de productos, veamos a continuacin: Tabla 2: Mapa de Karnaugh Funcin: F = X Y + X Z + XZ Como se puede observar la funcin tiene 3 entradas pero se trabaj slamente con compuertas NAND de 2 entradas por lo que la funcin se cambi a la siguiente tabla de verdad: Tabla 3: Tabla empleada. Como se puede observar, la funcin es asertiva cuando sus dos entradas tienen el mismo valor, el circuito entonces se puede ver a continuacin con las respectivas compuertas lgicas que se emplearÆn en el montaje del mismo:

Upload: guest1e528d

Post on 01-Dec-2014

57.659 views

Category:

Education


2 download

DESCRIPTION

 

TRANSCRIPT

Page 1: Circuitos Logicos Combinacionales

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA - LÓGICA DIGITAL - LABORATORIO 1 - SEPTIEMBRE 2008 1

Circuitos Lógicos CombinacionalesLuis Felipe De La Hoz Cubas, María Ilse Dovale Pérez, Andrés Eduardo Manotas Arcieri.

División de IngenieríasUniversidad del Norte

Barranquilla

Abstract�En el presente informe se pretende mostrar eldiseño e implementación de un circuito combinacional, apli-cando herramientas de minimización, decodi�cadores y demáselementos de análisis estudiados previamente para compararloscon las respectivas simulaciones hechas con el �n de entenderel funcionamiento de los circuitos implementados y poder sacarconclusiones a partir de los resultados obtenidos.

Index Terms�Analógico, Circuito Combinacional, Compuer-tas, Decodi�cador, Digital, Minimización, Tiempos de Propa-gación

I. INTRODUCCIÓN

ACTUALMENTE la sociedad se ha ligado de formaimpresionante al mundo tecnológico, pero a pesar de

todas las opciones de arreglos programables que existen ac-tualmente, es necesario tener claros los conocimientos basadosen diseños combinacionales utilizando componentes discretos,para así adentrarse poco a poco en el mundo de la LógicaDigital.Para este �n se hicieron dos montajes, los cuales serán

explicados en breve, cabe resaltar que un circuito lógicocombinacional es aquel que sus salidas sólo depende desus entradas actuales, estos pueden contener una cantidadarbitraria de compuertas lógicas e inversores pero no lazosde retroalimentación, es decir, la trayectoria de una señal enun circuito que permite que la salida de una compuerta sepropague de regreso hacia la entrada de una misma compuerta.

II. CIRCUITOS LÓGICOS COMBINACIONALESComo su nombre lo indica un circuito lógico combinacional

es un circuito que depende de las combinaciones de susentradas en ese instante, su salida F, varía si sus entradasvarían, los circuitos de lógica combinacional están hechos apartir de compuertas lógicas básicas como: AND, OR, NOT,aunque también pueden ser hechos con las combinaciones delas anteriores como: NAND, NOR, XOR.La operación de los circuitos combinacionales se entienden

escribiendo las ecuaciones booleanas y sus respectivas tablasde verdad.

A. Circuito Lógico de ReconocimientoCon el �n de comprobar el funcionamiento de los circuitos

lógicos combinacionales se diseño uno de estos dada unatabla de verdad, dicha tabla de verdad se debía minimizar conalguno de los métodos aprendidos en clase para hacer luego el

respectivo diagrama con las compuertas y �nalmente montarel circuito con compuertas reales.

Al comenzar la tabla de verdad propuesta fue la siguiente:

Tabla 1: Tabla de verdad propuesta primeramente.

Con el método de minimización de mapa de Karnaugh seminimizó la función y se obtuvo una suma de productos,veamos a continuación:

Tabla 2: Mapa de Karnaugh

Función: F = X� �Y + �X� �Z +X�Z

Como se puede observar la función tiene 3 entradas pero setrabajó sólamente con compuertas NAND de 2 entradas porlo que la función se cambió a la siguiente tabla de verdad:

Tabla 3: Tabla empleada.

Como se puede observar, la función es asertiva cuandosus dos entradas tienen el mismo valor, el circuito entoncesse puede ver a continuación con las respectivas compuertaslógicas que se emplearán en el montaje del mismo:

Page 2: Circuitos Logicos Combinacionales

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA - LÓGICA DIGITAL - LABORATORIO 1 - SEPTIEMBRE 2008 2

Figura 1: Modelo del circuito anterior implementado concompuertas lógicas.

El anterior modelo de circuito se puede representar comouna función lógica de la siguiente forma, utilizando el métodode reducción de Morgan:

F = Z�X�Z�X

F = Z�X + Z�X

F = Z�X + Z�X

En el montaje se utilizaron compuertas NAND de dos en-tradas con referencia 74LS00 las cuales se encontraban conec-tadas como muestra el siguiente diagrama a continuación,cabe resaltar que se tuvieron en cuenta las considerancionesconsultadas en la hoja de datos del fabricante del dispositivoen uso.

Figura 2: Montaje del circuito descrito por compuertasNAND reales.

Como ya se supone la función de este circuito es comprobarque la salida es decir, F sea tal cual como la muestra latabla de verdad, para eso se implementó el circuito mostradoanteriormente en una protoboard y los resultados fueron vistos

en el analizador lógico, a continuación vemos el montajerealizado en la vida real y su respectivo resultado en elanarlizador.

Figura 3: Montaje del circuito empleado en protoboard.

Figura 4: Resultado del circuito montado mostrado en elanalizador lógico, se pueden ver las entradas, A y B y la

función de salida F.

Se pueden ver los riesgos de temporización causados por lascompuertas NOT simuladas con una NAND con las entradasidénticas, en estos casos se presentan ceros y unos estáticosya que esta compuerta no se encuentra en la una misma etapalo que retrasa la señal.Esta con�guración también se comprobo simulándolo en

el programa WinCupl y los resultados mostrados se puedenobservar a continuación:

Figura 5: Resultadp del circuito hecho en WinCupl.

Es importante saber que en este circuito se presentan losriesgos estáticos es decir: el riesgo 1 estático, el cual signi�cala posibilidad de que una salida del circuito produzca una in-terferencia 0 cuando esperaríamos que la salida permanecieraen un sutil 1 estacionario con base en un análisis estático dela función del circuito [1]; por otra parte; el riesgo 0 estáticoes la posibilidad de una interferencia de 1 cuando se esperaríaque el circuito tenga una salida 0 estacionaria

[1]

.

Page 3: Circuitos Logicos Combinacionales

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA - LÓGICA DIGITAL - LABORATORIO 1 - SEPTIEMBRE 2008 3

B. Circuito de Control de Encendido de LuzSe pretende hacer un circuito para controlar el encendido

de luz de un bombillo que depende tanto de un switche físicoque puede ser encendido y apagado tanto del nivel de luzque reciba un sensor implementado en este, el bombillo sólodeberá encenderse sí y sólo sí el sensor de luz se encuentraon y el interruptor se encuentra off tal como mostrará la tablade verdad luego.Para este montaje se buscó hacer un detector de luz que

funcionara bajo 2 condiciones, si había una cantidad consid-erable de luz o si la variable encender era alta. Para esto seimplemento la siguiente tabla de verdad.

Tabla 4 : Tabla de verdad del circuito de control deencendido de luz.

Para realizar el montaje se hizo uso de una compuerta SmithTrigger, esto con el �n de tener un circuito un poco másinmune al ruido, y con el �n de complementar la tabla deverdad, una compuerta not con Smith Trigger(Tipo DisparadorSmith) fue la más óptima. El circuito combinacional de la tablade verdad mostrada anteriormente puede ser visto en la Figura6, seguida del esquema del circuito. La función utilizada fueF = X � Y , en donde X simboliza la luz, y Y la entradaencender.

Figura 6: Circuito Lógico Combinacional Implementado.

Para el montaje del circuito se trató de veri�car cautelosa-mente las conexiones debido a que se trabajó con voltajesrelativamente altos (120V, AC 60Hhz). Por lo que se tratóde trabajar con componentes lo más seguros posibles y tenerprecaución de no realizar un corto, el cual podría dañar lascompuertas e inclusive la fuente CEKIT R usada para lapráctica. En la Figura 7 podemos ver el circuito montadoen la protoboard junto con las conexiones utilizadas para elsuministro de 120V AC.

Figura 7: Montaje del circuito de control de encendido deluz hecho en protoboard.

Al momento de probar el circuito se tuvo que decidir elvalor de la resistencia R a causa de que la fotocelda no obtieneun valor neto de 0; si no que su valor osciló entre 160con una fuente de luz intensa (para la cual se utilizó unalámpara), y 50K sin luz, por lo que se utilizó una resistenciade 1K, para garantizar que fuera un alto, y sin que la pequeñaresistencia en la foto celda no afectara esto, también se tuvoen cuenta el valor comercial de la foto resistencia.Teniendo el circuito totalmente armado, se pudo observar

que al momento de tener un estado de lógico de cero (0V ),el diodo no conducía, por lo que el relevo se activaba, loque hacía que la bombilla encendiera; pero cuando el estadológico era de alta impedancia, el diodo empezaba a conducir,produciendo entonces el mismo voltaje el los terminales delrelevo, por lo que la diferencia de potencial fue 0V en losterminales de relevo, por lo que no se encendió la lámpara.Para entender más esto podemos recurrir a la Figura 7.

Figura 7: Diseño del circuito de control de encendido de luz.

Finalmente se utilizó un comparador de voltaje para manip-ular la entrada de la señal luz, en donde se llevó a un nivellógico apropiado, y esto generó más estabilidad en el circuito,ya que por ser la luz una variable mecánica, puede tener muchainterferencia, pero con el comparador de voltaje, este nivel decorrupción es muy bajo.Para éstas prácticas se utilizó una compuerta NOT de tipo

Disparador Smith como ya se mencionó al comienzo, esto escon el �n de tener un circuito bastante selectivo con respectoa la variable luz, y además de esto se utilizaron compuertas decolector abierto, por la característica del relevo de trabajar con12V, lo que podría ocasionar un problema de corto circuito ella salidas de las compuertas simples, en cambio en este tipode compuertas, el voltaje es controlado por la resistencia dePull Up, que en el caso de la salida F esta dada por la bobinadel relevo.

C. Control del Flujo de Agua en un Tanque a través de unCircuito Lógico Combinacional.Para la elaboración del diseño del circuito combinacional

que controla el �ujo de agua en un tanque se tuvieron encuenta las siguientes consideraciones:XSi el nivel de agua es bajo tanto la válvula 1 como la

válvula 2 se abren.XSi el nivel de agua es alto se abre la válvula 3.XSi la temperatura no es normal es decir, está en caliente

se abre la válvula 1 que es la de agua fría para establecer elequilibrio, o viceversa si la temperatura esta fría se abre laválvula dos para establecer el equilibrio.

Page 4: Circuitos Logicos Combinacionales

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA - LÓGICA DIGITAL - LABORATORIO 1 - SEPTIEMBRE 2008 4

Sin importar la temperatura del tanque si el nivel del aguaes bajo se abrirán ambas válvulas tanto la válvula número uno,como la número dos, o se abrirá la válvula tres en el caso delnivel sea muy alto.

Las variables del sensor de nivel se han llamado S1, S2 yS3, para las del sensor de temperatura T1 y T2 y las válvulasV1, V2 y V3 para cada una.

Teniendo en cuenta todas las consideraciones anteriormentemencionadas se pueden deducir tres funciones primordiales:

1) S1S2S3 + T1T2 = V 1

2) S1S2S3 + T1T2 = V 2

3) S1S2S3 = V 3

Resulta claro saber que las válvulas se abren cuando estánen bajo, se puede observar que en la primera función se abre laválvula 1 cuando todas las variables del sensor están en 0, esdecir, el nivel está bajo o se puede abrir cuando la temperaturaestá caliente. No es necesario que las dos se cumplan para quese abra, tan sólo con una que se cumpla es su�ciente. Para lasegunda ecuación sucede lo mismo, pero teniendo en cuentaque se aplica a la válvula 2 y se abrirá cuando la temperaturaeste fría. La función 3 muestra que cuando el nivel está muyalto, es decir, cuando están todas las variables S en 1 la válvula3 se abre.

Se colocaron Leds en las salidas es decir en las válvulas através de una compuerta de colector abierto, para que muestrena través de su encendido cuando las válvulas están abiertas.En el caso de la temperatura se sabe el estado de ella a travésde otros dos Leds conectados en sus entradas (T1 y T2), unoen cada una, si los dos leds están encendidos la temperaturaes alta, si uno de ellos está apagado y el otro encendido sintener en cuenta su orden la temperatura está normal, y si losdos estan apagados la temperatura es baja.

El display tiene en cuenta las salidas cuando un dígito seexhibe iluminando un subconjunto de los siete segmentos delinea mostrado en la Figura 8.

Figura 8: a)Identi�cación del Segmento b)Dígitos decimales.

Para la conexión del display de cátodo común se utilizaun decodi�cador binario de siete segmentos 74x49, ya quetiene 5 entradas: una �ja y 4 que las podemos variar y8 salidas que son las que conectamos al display, donde laentrada de blanqueo BI_L queda �ja en alto y la entrada Dla dejamos en bajo ya que no se va a utilizar, ahora para A,B y C se les conecta la entrada S1, S2 y S3 respectivamente.A continuación se muestra el circuito lógico combinacional,diagrama lógico del decodi�cador y la tabla de verdad paraeste mismo circuito lógico combinacional.

Figura 9: Circuito Lógico Combinacional.

Figura 10: a)Diagrama Lógico incluyendo números determinales, b) Símbolo Lógico tradicional.

Tabla 5: Tabla de verdad para un decodi�cador de sietesegmentos 79x49.

Page 5: Circuitos Logicos Combinacionales

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA - LÓGICA DIGITAL - LABORATORIO 1 - SEPTIEMBRE 2008 5

III. CONCLUSIONESAplicaciones como las mostradas anteriormente muestran

que la lógica digital es una herramienta fundamental parala solución de problemas diarios, tanto es así que se puedeaplicar el estudio de circuitos combinacionales a la física enel estudio de manejo de �uidos. Para comprobar esto se diseñóun circuito que controle el �ujo de agua en un tanque, dondeel nivel entrega 3 variables y el estado de éste se muestraa través de un número en la pantalla de un display. Estemismo dispositivo va conectado a un decodi�cador 74x49, unaherramienta clave para el desarrollo del diseño ya que ahorraespacio en este caso se puede observar a través de sus 8 salidasdonde sólo se manejan 3 entradas.Lastimosamente, la estabilidad y exactitud en las cantidades

físicas son difíciles de obtener en los circuitos reales. Estosse ven afectados por las tolerancias de fabricación de suscomponentes, cambios en la temperatura, cambios en el voltajede alimentación y ruido creado por otros circuitos, entre otrascosas, pero con algo de ingenio y con el uso de ayudaspara disminuir estos efectos se pueden crear circuitos que seadapten a las características requeridas.Existe una característica eléctrica de las entradas que mejo-

ran la inmunidad al ruido llamada histéresis, la cual se pudocomprobar con la compuerta NOT tipo Disparaor Smith. Aesta compuerta se le conectó una señal senoidal de 5v pico apico, con una componente DC de 2.5V y la grá�ca arrojada dela histéresis proporcionada por esta compuerta fue la siguiente:

Figura 11: Curva de Histéresis

Podemos observar las características de histéresis en uncircuito de tipo disparador Smith, en la Figura11. en dondeclaramente se observa que la escala es de 1V y 1V para elvoltaje en X como para el voltaje en Y, y teniendo esto encuenta podemos decir que Vl = 0:9V y Vh = 1:6V , valoresque no son para nada descabellados si se tiene en cuentalos suministrados en la hoja de datos del fabricante que sonVl = 0:9� 0:8 y Vh = 1:6� 1:7V:A simple vista, parece algo difícil relacionar variables

físicas con sistemas booleanos, pero analizando la mayoría deestos problemas, obedecen a situaciones que pueden ser re-mediadas con el acondicionamiento adecuando de las señales,como lo es el uso de un divisor de tensión, para obtenerun valor alto con�able, y en casos en los que es muycomplicado garantizar un valor algo, el la implementación deun comparador de voltaje.

IV. REFERENCIAS[1].Wakerly, John F. Diseño Digital, Principios y Prácticas,

Cuarta Edición.[2].Guía de laboratorio, Circuitos y Sistemas Digitales I,

trabajo dirigido No.2.[3]. Floyd,Thomas. Fundamentos de Sistemas Digitales,

Séptima Edición.[4]. Hamblen, James O. "Rapid prototyping of Digital

Systems", Segunda Edición.