1

Circuitos Electrónicos Digitales (CED) Grado Ingeniería de Telecomunicación, Universidad Autónoma de Madrid Práctica 2. Contadores Parte 1 HW (2 circuitos): 10% de la nota máxima del Lab Parte 2 SIM (1 circuito) : 10% de la nota máxima del Lab La Parte 1 (HW) es común y se hace por parejas. La Parte 2 (SIM) es individual

Introducción

Esta práctica es compleja. Obtener la nota máxima requiere: entender la teoría de contadores y el montaje de circuitos, conocer la protoboard y el entrenador, trabajar metódicamente, y manejar perfectamente la herramienta de captura-simulación. Se sugiere asignar una hora al montaje HW y otra a la SIM.

Este laboratorio se centra en el contador integrado 74HC163. Su versatilidad lo hace muy adecuado para estudiar detalles de temporización de los sistemas síncronos.

Para el montaje HW utilice el 74HC163 de la bolsa de componentes.

Para la simulación, no hace falta dibujar un 74HC163 a nivel de puertas: ya está dibujado. Ud. sólo deberá utilizarlo. El 74HC163 existe en ISE como soft-macro de las siguientes formas:

Con el nombre X74_163, para la familia Xilinx Automotive XC9500.

Con el nombre CB4CLE (Contador de 4 Bits con Clear Load y Enable) para la familia Spartan 3 (Es decir, el X74_163 no existe en Spartan 3).

2

Parte 1 HW: Construcción de un contador BCD (Parte 1.1) y de un divisor de frecuencia (Parte 1.2)

Enunciado

Parte 1.1 (HW): Utilizando el contador binario 74HC163, realizar el montaje HW de un contador BCD; es decir, un contador binario que cuenta de 0 a 9 y repite la cuenta desde 0 nuevamente. Para ello necesita el 163 y muy pocas puertas adicionales. Utilice un interruptor del laboratorio como entrada de reloj y 4 LEDs del entrenador para visualizar la salida.

Es muy importante que conecte el circuito dejando mucho espacio para cambiar cables, ó poder tocar el 74HC163 con los dedos. No pase cables por encima de los chips.

Una vez que funcione, cambiando muy pocos cables podrá finalizar la Parte 1.2 (HW).

Parte 1.2 (HW): Un divisor de frecuencia es un circuito simple y sorprendente. Aun siendo totalmente digital, permite dividir una frecuencia (o multiplicar un período) dentro de un rango con total exactitud.

El diseño requiere quitar la NAND 74HC00 de la protoboard utilizada en la parte A y poner en su lugar un inversor. Pero puede aprovechar la NAND con el siguiente truco:

Turno Lab 4111: Utilizando el contador binario 74HC163, realizar el montaje HW de un divisor de frecuencia x 5. Utilice un interruptor del laboratorio como entrada de reloj y los LEDs del entrenador para visualizar la salida.

Turno Lab 4112: Utilizando el contador binario 74HC163, realizar el montaje HW de un divisor de frecuencia x 6. Utilice un interruptor del laboratorio como entrada de reloj y los LEDs del entrenador para visualizar la salida.

Turno Lab 4113: Utilizando el contador binario 74HC163, realizar el montaje HW de un divisor de frecuencia x 7. Utilice un interruptor del laboratorio como entrada de reloj y los LEDs del entrenador para visualizar la salida.

Turno Lab 4114: Utilizando el contador binario 74HC163, realizar el montaje HW del divisor de frecuencia x 9. Utilice un interruptor del laboratorio como entrada de reloj y los LEDs del entrenador para visualizar la salida.

En ambas partes, proceda de manera estándar:

Realice un plano en papel para cada caso y anote en el mismo el número de pata correspondiente en el 163 real.

Antes de comenzar la práctica HW verifique con un cable largo que los LEDs, la alimentación de 5 volts y los interruptores de su equipo funcionan correctamente.

Si tiene alguna duda con el 74HC163 consulte el resumen del Apéndice 1.

Comience con las conexiones entre la protoboard, Vcc (5V) y GND (0 V) del entrenador. Use mucho espacio. No apelotone cables.

Conecte QD QC QB QA a 4 LEDs para verificar visualmente cómo evoluciona su contador. IMPORTANTE: conecte QD (el MSB) en el LED ubicado más a la izquierda.

Conecte RCO a un LED separado de los utilizados para QD QC QB QA

3

Use un interruptor como señal manual de CLK. Conecte CLK además a un LED alejado. Así podrá verificar visualmente que llega el reloj.

Opcional: Para el divisor de frecuencia, conecte DCBA a interruptores en lugar de 1 y 0 fijos. De este modo, su divisor de frecuencia será programable. Conecte la variable D (MSB) al interruptor que está ubicado más a la izquierda

4

APÉNDICE 1: Principales Características del 74HC163

Es un contador binario de 4 bits (cuenta de QDQCQBQA 0000 hasta llegar a 1111 y vuelve a repetir desde 0000).

Tanto la carga (load) como el reset son síncronos. Es decir, actúan cuando están activas (bajo) y a la vez llega un flanco de reloj.

o Si el flanco de subida de CLK ocurre cuando hay un cero en LOAD (entrada activa a nivel bajo), las salidas QDQCQBQA se cargan con el valor que haya en las entradas DCBA (carga síncrona).

o Si el flanco subida de CLK se produce cuando hay un cero en CLR, entonces las salidas QDQCQBQA se ponen a cero (reset síncrono).

Con cada flanco de subida en CLK, el valor de las salidas QDQCQBQA se incrementa en una unidad, donde QD es el bit más significativo.

La salida RCO (ripple carry out) se pone a 1 cuando todas las salidas QDQCQBQA están a uno. Es decir: o RCO = QD AND QC AND QB AND QA. o La señal RCO se suele llamar a veces TC (terminal count).

El circuito tiene 2 clock enables llamados ENT y ENP. La cuenta sólo se realiza cuando hay un 1 en ambas entradas ENP y ENT. Si alguno es cero, la cuenta no avanza pero NO se borra.

RCO, ENT y ENP se utilizan cuando se ponen varios 74HC163 en cascada para aumentar el número de bits de la cuenta: la salida RCO del primero (menos significativo) se conecta con las entradas ENP y ENT del segundo, y así sucesivamente.

5

Parte 2 SIM

Este ejercicio es individual y está relacionado con los dos últimos números de su DNI, que llamaremos X1 X0. Cada estudiante debe ocupar un PC.

Enunciado del ejercicio

Usando tantos macros 74_163 como necesite construya un contador binario natural que cuente de la siguiente forma:

Comenzando de 0 cuenta primero hasta Y. El valor de Y depende de los 2 últimos dígitos de su DNI [X1X0] de acuerdo con Y = 2 x [X1X0] + 57.

Una vez alcanzado el valor Y, en el siguiente pulso el contador salta al valor de cuenta que coincide con X0 de su DNI.

Después del salto de cuenta anterior, el contador es cíclico: de X0 cuenta hasta llegar a Y y vuelve de nuevo a X0. Repite la cuenta hasta Y y vuelve a X0, y así…

Ejemplo: si su DNI acaba en 23, entonces X1X0=23. El contador deberá contar hasta Y = 2 x 23 + 57 = 103 (0110 0111 en binario). Del 103 debe saltar a X0 que es 3 (0000 0011) y volver a contar en binario hasta 103. Y después saltar a 3 y volver a contar hasta 103… y así.

Algunos consejos útiles

Entre en su cuenta de WIN10 (no UBUNTU) y también ponga el passwd en su disco H: (en el icono del escritorio). Si lo anterior falla, use C:\tmp para toda la práctica.

Baje de la www del Lab, el fichero comprimido con el testbench de la Práctica 2 y guárdelo en un sitio fácil de recordar. Por ejemplo, en el Escritorio.

Extraiga del fichero comprimido el testbench de la Práctica 2, llamado pr2ej2TB.vhd. Guárdelo también en el escritorio.

Entre en XILINX 32-bit Project Navigator (NO en 64-bit Project Navigador).

Cree un nuevo proyecto en su disco H o en C:\tmp.

Seleccione la familia de componentes Automotive 9500XL tal como se muestra en el cuadro de abajo

6

Con un comando new source schematic agregue la hoja donde va a dibujar el circuito y llámela pr2ej2.sch. No lo cambie por otro nombre tal como circuito, pr2ej2TB, pr1ej1, divisor1, contador_de_manolo, etc.

Al acabar esta etapa inicial, en su diseño debe ver los siguientes dos ficheros:

Si no tiene esos dos ficheros no siga. Corrija el error. En la figura uut significa Unit Under Test. O sea el circuito que quiere “testear”: el suyo.

Dibuje la E/S con los nombres siguientes:

o Entradas: CLK y RST

o Salidas: Z7 Z6 Z5 Z4 Z3 Z2 Z1 Z0

o (Primero dibuje los cables con sus nombres y después póngale los markers)

RST es la señal de clear o reset. No se despiste: no la llame RESET, CRL, CLEAR, etc. Tampoco se la olvide.

La hoja sch del circuito debe tener un aspecto así:

El 74HC163 en Xilinx se llama X74_163 y no está en la categoría counter de la biblioteca. Está en la categoría TTL, donde el librarian encargado de organizar los componentes en XILINX ISE agrupó a todos los TTLs 74 con independencia de su función.

7

Tenga cuidado: D y QD son los MSBs

Es muy importante que el dibujo esté bien organizado. Cables que se cruzan o pasan cerca de “pines” (zonas activas) de componentes son fuente de problemas. Si necesita una hoja más grande haga Edit Change sheet size.

Las señales de entrada del contador (DCBA, Reset, Load, ENT y ENP) no pueden estar sueltas. Dependiendo de lo que Ud. diseñe, deben fijarse a:

o Salidas de otras puertas. o Vcc o GND o Nunca debería dejarse una entrada “al aire” o Puede poner más de una línea Vcc y GND en su dibujo, en lugar de “tirar” cables largos por toda la hoja.

Quedan todas conectadas

Las salidas que NO se utilizan se deben dejar SIN CONECTAR (sin ningún cable unido a ellas). Nunca se conecta una salida a Vcc o GND.

Para GND (0 lógico) y VCC (1 lógico) utilice los símbolos correctos de la librería General; no los ponga a un “marker”.

8

Simulación

Al simular no olvide agregar primero el tesbench de esta práctica. Comando Add source.

El simulador no funcionará si Ud ha cometido alguno de los siguientes fallos (entre otros):

o Olvidar cargar el testbench.

o Poner nombres distintos de los especificados al sch.

o Cambiar nombre de las variables de E/S (las que van a los markers).

o Poner markers al revés: salida en lugar de entrada o viceversa.

o Tener dos o más salidas conectadas entre sí (mensaje “too many sources…”).

o Dejar cualquier entrada de cualquier componente sin conectar.

o Borrar parcialmente un cable (en lugar de borrar todo el nodo). A veces esto hace que trozos separados que antes formaban parte de un mismo cable mantengan el mismo nombre. En el ejemplo de abajo, el nodo A formado por varios cables se transforma en dos cables llamados A, aunque Ud borre la conexión intermedia.

Conviene dejar correr los 1000 ciclos de reloj que tiene el tesbench de esta práctica. Para ello, pulse en Modelsim el comando run-all en la parte superior de la pantalla verde de ondas. Tiene un icono de una página con una flecha hacia abajo con 2 puntas

Conviene agrupar Z7 Z6 Z5 Z4 Z3 Z2 Z1 Z0. Esto se hace de la siguiente forma:

o Seleccionar Z7 Z6 Z5 Z4 Z3 Z2 Z1 Z0 en la pantalla de ondas de Modelsim.

o Botón derecho group signals y poner un nombre; por ejemplo salida.

o Botón derecho radix unsigned

9

Apéndice 2: 74HC163 en Xilinx

Cuando ubique el componente X74_163 en la hoja, pulse el botón derecho del ratón y seleccionar: Symbol Push Into Symbol. Podrá ver cómo está construido.

La figura de abajo se muestra la hoja de datos del X74_163. Puede hallarla en el catálogo de componentes Library Guide de Xilinx (se accede al mismo a través del Help del ISE, en On-Line Documentation). N/A significa not available.

Las librerías de Xilinx incluyen otros contadores binarios de 4-bits parecidos. Pero tenga cuidado: sus señales de control son activo-alto.

10

eduardo.boemo@uam.es, 2020