calderón - circuitos electronicos

ESCUELA POLITCNICA NACIONALINGENIERA EN ELECTRNICA Y TELECOMUNICACIONES

CIRCUITOS

ELECTRNICOS

DIEGO CARRERA CARLOS CONTRERAS MARCO JARA

Profesor Ing. Antonio Caldern

Octubre 2006 - Marzo 2007

CIRCUITOS ELECTRNICOS

Ing. Antonio Caldern

TABLA DE CONTENIDOINTRODUCCION: EL TRANSISTOR BIPOLAR Configuraciones del Transistor DISEO DE AMPLIFICADORES CON TBJ Diseo de Amplificador en Emisor Comn Diseo de Amplificador en Base Comn Diseo de Amplificador en Colector Comn CIRCUITOS DE ALTA IMPEDANCIA DE ENTRADA Circuitos de Autoelevacin Emisor Comn con Autoelevacin Colector Comn con Autoelevacin Circuito Darlington AMPLIFICADORES EN CASCADA Tipos De Acoplamiento Acoplamiento Capacitivo Acoplamiento Directo Amplificador Cascode Amplificador Diferencial Acoplamiento directo RESPUESTA DE FRECUENCIA Introduccin Respuesta de frecuencia en amplificadores Respuesta de frecuencia en alta frecuencia REALIMENTACIN Realimentacin Negativa Formas de Realimentacin Realimentacin Positiva (Circuitos Osciladores) Tipos de osciladores Oscilador RC Oscilador de puente de Wien FUENTES REGULADAS Fuente ms sencilla Fuente con Transistor Fuente con Transistores en configuracin Darlington Fuente con Realimentacin Fuente con Realimentacin y Fuente de Corriente Circuitos De Proteccin Proteccin con Diodos Proteccin con Diodos Zener Proteccin con transistor (limitador de corriente) Proteccin con SCR Fuente regulada con voltaje de salida variable 4 6 8 9 18 24 31 31 31 36 39 45 46 46 62 62 68 73 75 75 85 97 101 104 116 123 123 126 134 138 138 141 144 147 151 154 154 154 155 156 159

2



AMPLIFICADORES DE POTENCIA Clasificacin de los Amplificadores Clase A Clase AB Clase B Clase C Amplificador Clase A Amplificador Clase B con salida con simetra complementaria BIBLIOGRAFA ANEXOS

161 161 162 163 166 167 170 173 181 182

3



INTRODUCCION EL TRANSISTOR BIPOLAR El transistor convencional o bipolar se denomina as porque en su funcionamiento intervienen corrientes de huecos, o de carga positiva, y de electrones, o de carga negativa. Los terminales del transistor reciben el nombre de emisor, colector y base. La base es el terminal que est unido a la zona intermedia del transistor. Las tres partes del transistor se diferencian por el distinto nivel de dopaje; la zona de menor dopaje es la base, a continuacin se encuentra el colector y por ltimo el emisor. Estudio de las corrientes El anlisis del transistor se realizar para una estructura NPN, y es anlogo para el PNP. Un transistor sin polarizar se comporta como dos diodos en contraposicin, y no existen corrientes notables circulantes por l. Si se polariza, aparecen tres corrientes distintas, la corriente de base, IB, corriente de emisor, IE, y por ltimo la corriente de colector, IC. En la figura siguiente estn dibujadas estas corrientes segn convenio, positivas hacia adentro:

De estas tres corrientes, la del emisor es la ms grande, puesto que ste se comporta como fuente de electrones. La corriente de base es muy pequea, no suele llegar al 1% de la corriente de colector. Aplicando la ley de Kirchhoff se tiene la siguiente relacin: IE = IB + IC Existen dos parmetros que relacionan las distintas corrientes, el coeficiente alfa para continua, , y la ganancia de corriente beta, . El factor Alfa. Es el cociente entre la intensidad de colector y la de emisor. Su valor nunca ser superior a la unidad y da idea de hasta qu punto son iguales estas corrientes. = IC / IE El factor Beta. La ganancia de corriente b se define como el cociente entre la corriente de colector y la de base. = IC / IB 4



Curvas caractersticas Un transistor en rgimen esttico se encuentra, solamente, bajo la accin de las voltajes continuos que se le aplican para polarizarle. Una forma de resumir este funcionamiento es utilizar las curvas caractersticas del transistor, que relacionan las tensiones y las corrientes. Las tensiones y corrientes que se utilizan dependen de la configuracin del transistor, pero independientemente de sta, se distinguen dos tipos de curvas: la caracterstica de entrada y la caracterstica de salida. a) Caractersticas de entrada La caracterstica de entrada relaciona dos magnitudes de entrada con una de salida. En el caso de la configuracin en emisor comn se tiene la corriente de base en funcin de la tensin base-emisor, para distintos valores de tensin colector- emisor. La corriente de base y la tensin base-emisor son variables de entrada, mientras que la tensin colector-emisor es una magnitud de salida. Si se tiene una configuracin en base comn, su caracterstica de entrada relacionar la corriente del emisor con la tensin emisor-base, utilizando la tensin colector-base como parmetro. La corriente de emisor y la tensin emisor-base con las magnitudes de entrada. La figura muestra las diferentes caractersticas de entrada de dos transistores NPN de germanio y silicio respectivamente en funcin del voltaje base-emisor para dos valores del voltaje colector-emisor.

b) Caractersticas de salida La caracterstica de salida tiene dos de las tres magnitudes pertenecientes al circuito de salida. Las curvas que relacionan la corriente de colector, la de base y la tensin emisor-colector son caractersticas de salida en configuracin emisor-comn, mientras que las que relacionan la corriente de emisor, la de colector y la tensin colector-base son las curvas correspondientes a una configuracin en base comn.

5



Regiones de trabajo Un transistor bipolar puede funcionar de tres formas diferentes dependiendo de la polarizacin que tengan las dos uniones, base-emisor y base-colector. Estas zonas se pueden observar en la familia de curvas caractersticas de salida de un transistor como se muestra en la figura. Regin de corte. Para un transistor de silicio, VBE es inferior a 0,6 V ( para germanio 0,2 V), ambas uniones estn polarizadas en sentido inverso y las intensidades en los terminales se pueden considerar despreciables. En otras palabras, el voltaje de base no es lo suficientemente alto para que circule corriente por la juntura base emisor, por lo que la corriente de colector es igualmente despreciable. Regin Activa Normal. La unin base-emisor est polarizada en sentido directo ( VBE > 0,6 V) y la unin colectora lo est en sentido inverso, la corriente inversa que circula en la unin de colector es veces la corriente que circula en sentido directo base emisor. Esta zona es muy importante, puesto que el transistor funciona en ella cuando se utiliza para amplificar seales. Regin de saturacin. Ambas junturas, base-emisor y base-colector, estn polarizadas en sentido directo. La corriente base-emisor es muy grande, por lo que la corriente de colector lo es igualmente grande. Se dice que ha entrado en saturacin si el voltaje del colector es inferior al voltaje base-emisor. CONFIGURACIONES DEL TRANSISTOR Configuracin en emisor comnOUT INQ1 NPN

Terminal de Entrada: Base Terminal de Salida: Colector Terminal Comn: Emisor

6



Configuracin en colector comnOUT INQ1 NPN

Terminal de Entrada: Base Terminal de Salida: Emisor Terminal Comn: Colector

Configuracin en base comnQ1 NPN

IN

OUT

Terminal de Entrada: Emisor Terminal de Salida: Colector Terminal Comn: Base

7



DISEO DE AMPLIFICADORES CON TBJ Consideraciones iniciales de diseo de amplificadores Los datos necesarios para el diseo que nosotros debemos proponernos puesto que si el diseo es orientado a un cliente, este no nos va a proporcionar, sino nicamente nos va a decir hacia que aplicacin esta orientado el circuito, a partir de esto nosotros debemos plantearnos los datos o indagar al mismo cliente para de alguna manera obtenerlos Entonces los datos necesarios para empezar con nuestro diseo son: Ganancia (A): Se refiere a la amplificacin que se desea a la salida a partir de una seal de entrada.

A=

Vo Vin

Son valores bajos y para el caso de diseo de una etapa de amplificacin se considera como valor mximo una ganancia de 50 puesto que cuando mayor es la ganancia la probabilidad de inestabilidad es mayo (1 Etapa). Voltaje de salida (Vo): voltaje que deseamos obtener a la salida Para amplificadores de seal se manejan bajos voltajes (mV), es poco usual tener voltajes en el orden de decenas e incluso centenas de voltios para una sola etapa. Impedancia de entrada (Rin): Es la impedancia del amplificador que va a observar el generador (por ejemplo un micrfono). Esta impedancia debe ser mayor o igual a ms o menos diez veces la resistencia interna del generador para obtener todo el valor de la seal a las terminales de entrada del circuito ya que se desea amplificar toda la seal de entrada mas no obtener mxima transferencia de potencia. Carga (RL): Es lo que se va a conectar al amplificador a su salida. Este posee una resistencia cuyo valor usualmente esta en las decenas de ohmios o unidades de kilo-ohmios. : Valor caracterstico del transistor a ser utilizado obtenido en manuales del fabricante. El valor de para TBJ de seal es alto, por ejemplo utilizamos 100 que es el valor tpico del transistor 2N3904. Frecuencia de trabajo (f): valor de frecuencia a la cual va a estar operando el circuito amplificador.

8



DISEO DE AMPLIFICADOR EN EMISOR COMN Circuito

En el circuito amplificador en emisor comn podemos observar que la seal ingresa por la Terminal de base y la salida esta en e Terminal de colector. Adems debemos mencionar que la seal de salida esta desfasada 180 con respecto a la seal de entrada La regla general para obtener la ganancia en un circuito de emisor comn es: Todo lo que est en colector para seal divido para todo lo que est en emisor para seal. Por lo tanto se obtiene la expresin de ganancia del circuito mostrado inicialmente:

A=

RC || RL re + RE1

Dado que la seal ingresa en el Terminal de la base se obtiene la expresin de la impedancia de entrada:Rin = R1 || R2 || RinT

Donde RinT es la impedancia de entrada en el transistor y es igual a (+1) por todo lo que esta en emisor para seal, por lo tanto: RinT = ( + 1)(re + RE1 ) R1 y R2 estn en paralelo puesto que para seal Vcc es tierra. A este paralelo le podemos representar como RB. Obteniendo la expresin final de la impedancia de entrada: Rin = RB || [( + 1)(re + RE1 )] Para el diseo de un circuito en emisor comn es necesario tener muy en cuenta que se cumpla la condicin de impedancia de entrada por lo tanto:

9



Analizando la expresin de la impedancia de entrada obtenemos que la peor condicin para que se cumpla esta es que RinT sea al menos Rin y reemplazando la ecuacin de RinT obtenemosRinT Rin ( + 1)(re + RE1 ) Rin (1) De la expresin de ganancia : A= RC || RL re + RE1 Req re + RE1 Req A

sea Req = RC || RL A= re + RE1 = (2)

reemplazando la ec. 2 en la inecuacin 1 R ( + 1) eq Rin A De la que obtenemos la expresin : Req A Rin ( + 1)

De esta ltima expresin podemos obtener la condicin de RC que nos ayudar a empezar con nuestro diseo Dentro del diseo tambin hay condiciones para evitar recortes en la seal de salida las cuales se especifican a continuacin: Con la ayuda de las curvas caractersticas del transistor

Obtenemos la inecuacin que nos evita distorsiones en la seal de salida. En la inecuacin el subndice p indica el valor pico de la onda.

10



I C io p VRC Vop RC Req VRC RC Vop Req

La eleccin correcta del valor RC nos permitir obtener valores bajos de Vcc pero corrientes altas y viceversa De la expresin de VRC podemos deducir:Si RC > RL ( RC = 10 RL )

VRC 10.vop Procedemos a graficar el eje vertical de voltajes

Esta grfica nos permite observar lo que nos expresa en la inecuacin y como podemos observar el vop se refiere al del ciclo positivo El eje vertical de voltajes nos va a ayudar a la explicacin de otras condiciones para que no exista distorsin. Por ejemplo, para asumir el voltaje emisor se puede observar en el eje que debe ser mayor a vinp pero adems se debe sumar 1 V que es por motivo de estabilidad trmica en el circuito. Por lo tanto se obtiene:

VE 1V + vinp11



Para el caso del voltaje colector emisor en la grafica podemos observar que debe ser mayor a la suma de vinp y vop , pero adems se debe aumentar 2 V (vact) para garantizar que el transistor trabaje en la regin activa como se observa en la curva caracterstica del TBJ.

VCE vop + vact + vinpA continuacin se realizar un ejercicio en el que se explicar con ms detalle el procedimiento de diseo para un amplificador en emisor comn y se aclarar otros aspectos muy importantes a considerar para el correcto funcionamiento del circuito. Nos planteamos los siguientes datos: A = 50 vop = 10 V Rin 3 k RL = 2 k f= 1 kHz = 90 Empezamos el diseo con la ecuacin de Req para obtener la condicin de RC.Req A Rin ( + 1) 50 RC || RL * 3k 90 + 1 RC || RL 1.64 k RC 9.37 k Asumo Rc = 12 k ; asumo este valor de resistencia observando el voltaje de salida para no obtener un Vcc muy alto lo cual implica ms gastos, tambin el valor de corriente que me generaria Req = RC || RL = 12k || 2k = 1.714 k

Ya que las resistencias poseen una tolerancia los valores de las mismas van a oscilar; esto puede ocasionar que se produzca recortes en la seal de salida por lo que se multiplica los valores de VRC y VE por un factor de seguridad que va a depender de la tolerancia, en la siguiente tabla se muestra el factor de seguridad junto con la tolerancia: 12



Tolerancia Factor de seguridad 10 % 1.2 20 % 1.3 30 % 1.4

En el presente ejercicio seleccionamos resistencias de tolerancia 10 %VRC VRC RC vop Req 12k 10V VRC 70V 1.714k VRC 84V a este valor final le multiplicamos el factor de seguridad

Asumimos VRC = 84V IC = VRC 84V = = 7 mA RC 12k 25mV IE 25mV 25mV = = 3.57 7mA IC

Se procede a calcular el parmetro propio del transistor re mediante la frmula re =

Dado que el es alto podemos realizar la aproximacin de I E = I C por lo tanto re =

el valor de re varia con la temperatura por lo que se pone R E1 para que el circuito sea estable termicamente A partir de la frmula de ganancia y despejando re + RE1 re + RE1 = 1.714k A 50 re + RE1 = 34.28 = Req

Comparando este ltimo valor con re , observamos que es mucho mayor por lo tanto se concluye que es estable termicamente. RE1 = 34.28 re = 34.28 3.57 = 30.71 se puede seleccionar dos valores de resistencia estadar (33 y 27) Seleccionamos la resistencia de 33 seleccionamos la resistencia ya que ayuda a aumentar Rin e incluso con la estabilidad del circuito. RE1 = 33 Antes de continuar con el diseo se recomienda terminar primero con el lado de salida y despus con lado de entrada

13



vinp = VCE

10V = 0.2V 50 A vop + vact + vinp ; VCE 10V + 2V + 0.2V VCE 12.2V

vop

=

Este valor es opcional que se multiplique por el factor de seguridad. Ya que si se aumenta el valor de Vcc el sobrante se envia a VCE y ya se cumple el valor mnimo que especifica la condicin. Hay que observar el valor caracterstico del transistor de VCE , ya que si en el calculo supera a este puede causar daos en el dispositivo. La solucin es seleccionar otro transistor de mayor VCE En este ejercicio no se asume el valor de VE con la inecuacin que se dedujo ya que la condicin de Rin no se va a cumplir ya que hay una estrecha relacion de lo que hay en el emisor y lo que hay en la base (R 1 y R 2 ) que son variables que estan dentro de la ecuacin de Rin Ahora pasamos al diseo del lado de entrada para eso utilizamos la relacin I 7mA = 77 A IB = C = 90 Sea I1 la corriente que circula por R 1 y I 2 la corriente que circula por R 2

I1 = I B + I 2Como podemos observar, si I B es comparable con I 2 las variaciones de I B producir cambios de I 2 haciendo que el voltaje de la base sea variable variando todas las caractersticas del lado de salida hecho que no nos combiene por lo tanto se hace : I 2 >> I B Estabilidad de polarizacin

I 2 = 0.777mA I1 = I B + I 2 = 77 A + 0.777mA = 0.85mA VR1 = VRC + VCE VJBE = 84V + 12.2V 0.6V = 95.6V R1 =95.6V VR1 = = 112.47k I1 0.85mA120 k 100 k

La seleccin depende de que si el valor de la resistencia calculada esta dentro de la toleracia de la resistencia escogida y ademas tengamos en cuenta la corriente que produce esto ya que puede afectar la estabilidad polarizacin . R 1 = 120 K Debemos obsevar si esta resistencia cumple con impedancia de entrada, ya que si da menor a Rin no vamos a lograr la condicin pedida, en nuestro caso da mayor por lo tanto si va a satisfacer para lograr la condicin de impedancia. Si es el caso de que no se cumpla, se asume un nuevo R 1 y se pro cede a calcular : VR1 = I1.R1 Y se calcula el nuevo valor de VCE

VCE = VR1 VRC + VJBE14



RinT = ( + 1)(re + RE1 ) = (91)(3.57 + 33) = 3.33 k De la condicin inicial Rin 3k R1 || R2 || RinT 3K obtengo R2 40.48k con el valor mnimo de R 2 calculo VBmin VB min = I 2 .R2 = 0.77mA * 40.48k = 31.45V VEmin = VB min VJBE = 31.45V 0.6V = 30.85V Asumo VE VE 1V + vinp VE 1V + 0.2V VE 1.2V multiplicando por factor de seguridad VE 1.44V V ' E min = 1.44V ( Necesario) Como podemos observar VEmin cumple con el V ' E min necesario por lo tanto se procede a elegir el valor de R 2 inmediato superior para cumplir con Rin. Si no se cumple los VEmin se parte el anlisis desde VE necesario (VE 1V + vinp ) De la condicin R2 40.48k Elegimos R2 = 47k VB = I 2 .R2 = 0.77mA * 47k = 36.52V VE = VB VJBE = 36.52V 0.6V = 35.92V RET = VE 35.92V = = 5.13k IE 7mA5.6 k 4.7 k

RE 2 = RET RE1 = 5.13k 33 = 5.09k RE 2 = 4.7k

Vcc = VE + VCE + VRC = 35.92V + 12.2V + 84V = 132.12V Elijo Vcc = 135V el exceso envio a VCE Rin = R1 || R2 || RinT = 120k || 47k || 3.3k = 3.01kLa razn por la que da Vcc excesivamente alto es que los valores de Rc son mayores a RL. Calculo de Capacitores El objetivo de los capacitores es controlar el flujo y rechazo de voltajes alternos y voltajes continuos respectivamente (capacitor acopla seal y desacopla continua). Esta deduccin de las frmulas se aplica a cualquier configuracin Capacitor de Base (capacitor de entrada)CB

Vo

Vo =+ Vin Rin

Rin Vin Rin + X B1 2. . f min Rin

Si X B >

Vo = Vin15



En el ejemplo

C B >> C B >>

1 2. . f min Rin

1 2. .1kHz * 3.01k C B >> 52.87nF C B = 1FLa deduccin de la expresin de los capacitores se la puede realizar con la frmula de la ganancia o con la de impedancia tomando en cuenta en la expresin la reactancia capacitiva Capacitor de Colector (capacitor de salida)

A=

RC || ( X C + RL ) re + RE1 RC || RL re + RE1

Si X C > 1 2. . f min RL

En el ejemplo

CC >> C B >>

1 2. . f min RL

1 2. .1kHz * 2k C B >> 79.6nF C B = 1F

Capacitor de Emisor

A=

R eq re + R E 1 + ( X E || R E 2 ) R eq re + R E 1 + X E R eq re + R E 1 1 2 . . f min (re + R E 1 )

Si X E 1 2 . . f min R E 2

C E >>

En el ejemplo

16



C E >> C E >>

1 2. . f min RE 2

C E >>

1 2. . f min (re + RE1 )

1 1 C E >> 2. .1kHz * 4.7k 2. .1kHz (3.57 + 33 ) C E >> 33.86nF C E >> 4.35F C E = 47 F

17



DISEO DE AMPLIFICADOR EN BASE COMN Circuito

En el circuito amplificador en base comn podemos observar que la seal ingresa por la Terminal de emisor y la salida esta en el Terminal de colector. La caracterstica de este circuito es que la seal de salida esta en fase a la seal de entrada. La regla general para obtener la ganancia en un circuito en base comn es: Todo lo que est en colector para seal divido para todo lo que est en desde el punto de ingreso hacia emisor para seal. Por lo tanto se obtiene la expresin de ganancia del circuito mostrado inicialmente:

RC || RL re + RE1 Como el capacitor CB es cortocircuito para seal las resistencias R1 y R2 no estn en la frmula de la ganancia A= Dado que la seal ingresa por el emisor se obtiene la expresin de la impedancia de entrada: Rin = RE 2 || (re + RE1 ) En el diseo de un amplificador en base comn la impedancia de entrada no es un dato ya que es muy baja en estos circuitos y es difcil alcanzar altos niveles de este parmetro.

18



Ejercicio En el siguiente circuito obtenga la ecuacin de la ganancia e impedancia de entrada.

Recordemos la regla para obtener la ganancia Todo lo que est en colector para seal divido para todo lo que est en desde el punto de ingreso hacia emisor para seal Lo que esta en colector para seal: RC||RL Lo que esta desde el punto de ingreso hacia emisor para seal: re+[(R1||R2)/(+1)], el factor 1/(+1) esta presente cuando se toma valores de la base vistos desde el emisor Por lo tanto la ganancia es igual a: A= RC || RL R || R re + 1 2 +1

Para el caso de la impedancia de entrada observamos el circuito y obtenemos que: R || R Rin = RE || re + 1 2 +1 Condiciones de diseo Siguiendo con el procedimiento de diseo para esta configuracin, se inicia asumiendo la resistencia RC y asumiendo el valor de VRC con la misma condicin demostrada en el diseo de emisor comn para evitar distorsiones en la seal de salida.VRC RC vop Req

siendo Req = RC || RL

La eleccin correcta del valor RC nos permitir obtener valores bajos de Vcc pero corrientes altas y viceversa 19



Con la ayuda del eje vertical de voltajes para esta configuracin, obtenemos las condiciones para asumir VRE2 que es el voltaje de ingreso en este circuito y el VCE.

Por lo tanto VE 1V + vinp VCE vop + vact

La presencia de 1V y vact en VE y VCE respectivamente son por las mismas razones expuestas en el circuito de emisor comn Las condiciones a cumplir referentes a estabilidad trmica y de polarizacin son las mismas. En el siguiente ejercicio se explicar el procedimiento de diseo para un amplificador en base comn con las siguientes condiciones. A = 10 vo = 5 V RL = 5.6 k f = 20 Hz 20 kHz min = 80 El circuito a disear es el mostrado al inicio de este tema ya que ofrece mayor estabilidad que el mostrado en el ejercicio de ganancias e impedancias porque no depende de dos parmetros propios del transistor

20



Como el diseo no contiene Rin el proceso es ms sencillo.Asumo Rc = 2.2 k ; asumo este valor observando el voltaje de salida para no obtener un Vcc muy alto y R L Req = RC || RL = 2.2k || 5.6k = 1.58 k

Asumimos resistencias de tolerancia 20 %, por lo tanto factor de seguridad de 1.3VRC VRC RC vop Req multiplicado por el factor de seguridad VRC 9.05V

2.2k 5V VRC 6.96V 1.58k Asumimos VRC = 9.5V IC = VRC 9.5V = = 4.3 mA RC 2.2k 25mV 25mV = = 5.81 IC 4.3mA Req = 1.58k 10

I C = I E xq es alto re =

re + RE1 =

A re + RE1 = 158

Comparando este ltimo valor con re , observamos que es mucho mayor por lo tanto se concluye que es estable termicamente.

RE1 = 158 re = 158 5.81 = 152.19 RE1 = 150

21



vinp = VCE

5V = 0.5V A 10 vop + vact ; VCE 5V + 2V VCE 7V =

vop

VRE2 1V + vinp VRE2 1V + 0.5V VRE2 1.5V por el factor de seguridad VRE2 1.95V VRE 2 = 2V RE 2 = VRE 2 2V = = 465.12 IE 4.3mA

VE = I E (RE1 + RE 2 ) = 4.3mA(150 + 470 ) = 2.66V Vcc = VE + VCE + VRC = 2.66V + 7V + 9.5V = 19.16V Vcc = 20V el exceso envio a VCE para asegurar ms que el TBJ este en la reg, activa Ahora pasamos al diseo del lado de entrada para eso utilizamos la relacin IB = IC

RE 2 = 470

=

4.3mA = 53.75A 80 Estabilidad de polarizacin

I 2 >> I B

I 2 = 0.5375mA I1 = I B + I 2 = 53.75A + 0.5375mA = 0.59mA R2 = VB VE + VJBE 2.66V + 0.6V = = = 6k I2 I2 0.537 mA Vcc VB 20V 3.26V = = 28.4k I2 0.59mA33 k 27 k 6.8 k 5.6 k

R2 = 5.6k R1 =

R1 = 27 k Los criterios de eleccin de las resistencias se basan en la influencia de la tolerancia y cual de ellas ofrece mayor estabilidad al circuito. Rin = RE 2 || (re + RE1 ) = 470 || (5.81 + 150 ) = 117

Calculo de Capacitores Son las mismas condiciones para el caso de los capacitores de entrada y salida para el de base se realizar el respectivo anlisis. Al inicio del ejercicio da un rango de frecuencia. La frecuencia utilizada para el calculo es la frecuencia de trabajo fijada en nuestro ejemplo como 1 kHz Capacitor de Emisor (capacitor de entrada)

X E >

1 2. . f min Rin 22



En el ejemplo

C E >> C E >>

1 2. . f min Rin

1 2. .1kHz *117 C E >> 1.36 FC E = 18FCapacitor de Colector (capacitor de salida)

X C > 1 2. . f min RL

En el ejemplo

CC >> C B >>

1 2. . f min RL

1 2. .1kHz * 5.6k C B >> 28.42nF C B = 0.47 F

Capacitor de Base Para obtener la condicin de este capacitor vamos a emplear la formula de impedancia considerando XB

R || X B Rin = RE 2 || RE1 + re + B RB = R1 || R2 +1 X Si X B CB >> 2. . f min RB 2. . f min (re + RE1 )( + 1) SiEn el ejemplo

C B >> C B >>

1 1 C B >> 2. . f min RB 2. . f min (re + RE1 )( + 1)

1 1 C B >> 2. .1kHz * (27 k || 5.6k ) 2. .1kHz * 81 * (5.81 + 150 ) C B >> 34.31nF C B >> 12.61nF C B = 0.47 F

23



DISEO DE AMPLIFICADOR EN COLECTOR COMN Circuito

En el circuito amplificador en base comn podemos observar que la seal ingresa por la base y la salida esta en el emisor. Este circuito tambin es conocido como seguidor emisor. La caracterstica de este circuito es que la ganancia no es mayor que 1. La regla general para obtener la ganancia en un circuito en colector comn es: Todo lo que est en emisor desde el punto de salida a tierra dividido para todo lo que est en emisor. Por lo tanto se obtiene la expresin de ganancia del circuito mostrado inicialmente:

A=

Req RE || RL = re + RE || RL re + Req

Ejemplo de obtencin de la ganancia: en la grfica aparece solo la parte del circuito que corresponde al emisor.

24



La frmula de la ganancia entonces es: A= RE 2 || RL re + RE1 + RE 2 || RL

Continuando con el diseo en colector comn. Dado que la seal ingresa por la base se obtiene la expresin de la impedancia de entrada similar a la configuracin en emisor comn. Rin = R1 || R2 || RinT Donde RinT es la impedancia de entrada en el transistor y es igual a (+1) por todo lo que esta en emisor para seal, por lo tanto: RinT = ( + 1)(re + RE || RL ) El paralelo entre R1 y R2 denominamos RB y el paralelo entre RE y RL denominamos Req Obteniendo la expresin final de la impedancia de entrada: Rin = RB || ( + 1)(re + Req )

[

]

Para el diseo de un circuito en colector comn es necesario tener muy en cuenta que se cumpla la condicin de impedancia de entrada por lo tanto: Analizando la expresin de la impedancia de entrada obtenemos que la peor condicin para que se cumpla esta es que RinT sea al menos Rin y reemplazando la ecuacin de RinT obtenemos

25



RinT Rin ( + 1)(re + Req ) Rin (1)

De la expresin de ganancia : A= Req re + Req Req

donde Req = RE || RL ( 2) A reemplazando la ec. 2 en la inecuacin 1 ( + 1) Rin A De la que obtenemos la expresin : Req Req re + Req =

A Rin ( + 1) La peor condicin es que A = 1 por lo tanto Req Rin ( + 1)

De esta ltima expresin podemos obtener la condicin de RE que nos ayudar a empezar con nuestro diseo Al igual que con la configuracin en emisor comn hay que evitar recortes de la seal, Como en la configuracin en emisor comn a partir de las curvas caractersticas del transistor obtenemos lo siguiente:I E io p VRE Vop RE Req VRE = VE VE RE Vop Req

Del eje vertical de voltajes obtenemos el VCE.

VCE vop + vact

26



A continuacin se realizar un ejercicio en el que se explicar con ms detalle el procedimiento de diseo para un amplificador en colector comn. Nos planteamos los siguientes datos: vop = 3V Rin 6 k RL = 3.9 k f= 1 kHz = 100 Empezamos el diseo con la ecuacin de Req para obtener la condicin de RC.Rin ( + 1) 6k RE || RL 100 + 1 RE || RL 60 Req RE 60.94 Asumo RE = 390 ; asumo este valor de resistencia observando el voltaje de salida y teniendo en cuenta que si selecciono el mnimo R B y por lo tanto Vcc pero tam bin si nos alejamos mucho Vcc sube Req = RE || RL = 390 || 3.9k = 354.5

En el presente ejercicio seleccionamos resistencias de tolerancia 10 %VRE VE RE vop Req por factor de seguridad VRE 3.96V

390 3V VE 3.3V 354.5 Asumimos VRE = 4V IE = 4V VRE = = 10.25 mA RE 390 25mV 25mV = = 2.44 10.25mA IE

Se procede a calcular el parmetro propio del transistor re mediante la frmula re =

Para comprobar que hay estabilidad trmica comparamos R eq >> re lo cual si cumple en el presente ejercicio Del no cumplir la estabilidad trmica asumimos nuevo re tal que cumpla y recalculamos IE y VRE igual procedimiento se realiza en las anteriores configuraciones pero con IC y VRC

27



IE 10.25mA = = 101.49 A 101 +1 I 2 >> I B Estabilidad de polarizacin IB = I 2 = 1mA I1 = I B + I 2 = 101.49 A + 1mA = 1.1mA R2 = VB VE + VJBE 4V + 0.6V = = = 4.6k I2 I2 1mA

Pero tenemos que observar que las resistencias de la base cumplan con Rin por lo tanto RinT = ( + 1)(re + Req ) = 101 * (2.44 + 354.5) = 36.05k Rin 6k RB || RinT 6k RB 7.92k Asumiendo que R 1 y R 2 son iguales y a partir de R B concluyo que R1 = R2 = 2 * RB = 15.84k R1 = R2 = 18k VB = I 2 * R2 = 1mA * 18k = 18V VR1 = I1 * R1 = 1.1mA * 18k = 19.8V Vcc = VB + VR1 = 18V + 19.8V = 37.8V Vcc = 38V Con el cambio realizado de los valores de R1 y R2 calculo el nuevo valor de VE VE = VB VJBE = 18V 0.6V = 17.4V RET = VE 17.4V = = 1.69k I E 10.25mA18 k 15 k

RB = R1 || R2

RB 7.2k multiplicando este valor por el punto mximo de tolerancia por seguridad

Para no volver a hacer los recalculos y dejar el mismo valor de R E calculado inicialmente la solucin es aumentar al circuito original una resistencia en serie a R E y en paralelo conectamos un capacitor puesto las dos resistencias en serie solo funcionaran para DC y para AC solo la resistencia que consta en la frmula de gananciaEl cambio realizado es:

28



El valor de R E2 ser RET = RE1 + RE 2 RE 2 = RET RE1 = 1.69k 390 = 1.3k RE 2 = 1.2k A= RE1 || RL 354.5 = = 0.993 re + RE1 || RL 2.44 + 354.5 VCE 3V + 2V VCE 5V Necesario

VCE vop + vact

VCE = Vcc VE = 38V 17.4V = 20.6V Tengo Cumplo con VCE necesario Rin = R1 || R2 || RinT = 18k || 18k || 36.05k = 7.2k

Calculo de Capacitores Capacitor de Base (capacitor de entrada)

X B >En el ejemplo

1 2. . f min Rin

C B >> C B >>

1 2. . f min Rin

1 2. .1kHz * 7.2k C B >> 22.1nF C B = 0.47 F

Capacitor de Emisor (1) (capacitor de salida)

X E1 > 1 2. . f min RL

En el ejemplo

C E1 >> C B >>

1 2. . f min RL

1 2. .1kHz * 3.9k C B >> 40.8nF C B = 0.47 F

29



Capacitor de Emisor (2)

A=

RL || (RE1 + (RE 2 || X E 2 )) re + RE1 || RL

Si X E 2 1 2. . f min RE 2 1 2. . f min RE 2

RL || RE1 re + RE1 || RL 1 2. . f min RE1

C E 2 >>

En el ejemplo

C E >> C E >>

C E >>

1 2. . f min RE1

1 1 C E >> 2. .1kHz *1.2k 2. .1kHz * 390 C E >> 132.63nF C E >> 408.08nF C E = 4.7 F

30



CIRCUITOS DE ALTA IMPEDANCIA DE ENTRADA

Se crea la necesidad de tener circuitos que proporcionen una alta impedancia de entrada para poder ser conectados a generadores y que toda la seal sea amplificada. Entre los dispositivos electrnicos que proporcional alta impedancia de entrada estn: FETs (Rin = idealmente) Amplificador Operacional (Rin = idealmente) Tubos de vaco TBJ (dependiendo de la configuracin)

Entre los circuitos electrnicos que proporcional alta impedancia de entrada estn: Emisor y Colector comn Circuitos de Autolevacin (Emisor y Colector comn) Circuitos Darlington

En este tema vamos a estudiar los Circuitos de Autolevacin (Emisor y Colector comn) y Circuitos Darlington

CIRCUITOS DE AUTOELEVACIN Emisor Comn con Autoelevacin CircuitoVcc +V

R1 CB + R + C + Vin R2

RC CC + Q1

1 2RE1 RL

3

RE2

+

CE

Tenemos el siguiente anlisis del circuito considerando todos los capacitores en cortocircuito:

31



Rin = ( R + R1 R 2 RE1 ) RinT = ( R + RB RE1 ) RinT RinT = ( + 1)(re + RE1 R1 R2 ) = ( + 1)(re + RE1 R B ) Para el anlisis en sea l vamos a analizar el voltaje en los puntos 1, 2 y 3 del la grfica v1 = vin v2 = v1 v3 = v2 v1 = v3 Entonces para seal tenemos que : iR = 0 R= Rin = RinT C B cortocircuito Seguidor emisor C cortocircuito

En este circuito, como caracterstica importante es que la impedancia de entrada ya no depende de RB subiendo los niveles de Rin. Una gran ventaja es que los voltajes Vcc son ms bajos. Desde el punto de vista terico se puede asumir el valor mnimo de RC. Resulta ms sencillo el diseo ya que se puede asumir VE y no va influir en la impedancia de entrada. A continuacin se presenta un ejemplo de diseo.Ejercicio A = 20 vop = 1V RL = 2.7 k Rin 10k f = 1 kHz = 100Vcc +V

R1 CB + R + C + Vin R2

RC CC + Q1

RE1

RL

RE2

+

CE

Empezamos el diseo con la ecuacin de Req para obtener la condicin de RC.

32



Req

A Rin ( + 1)

20 *10k 101 RC || RL 1.98 k RC || RL RC 7.43 k Asumo Rc = 8.2 k ; asumo este valor de resistencia observando el voltaje de salida para no obtener un Vcc muy alto lo cual implica ms gastos. Req = RC || RL = 8.2k || 2.7k = 2.03 k

Asumimos resistencias de tolerancia 10 %RC vop Req 8.2k 1V VRC 4.03V 2.03k por factor de seguridad VRC 4.84V

VRC VRC

Asumimos VRC = 5V IC = VRC 5V = = 0.609 mA RC 8.2k 25mV 25mV = = 41 IE 0.609mA Req ; donde RB = R1 || R2

re =

A=

re + (RE1 || RB )

re + (RE1 || RB ) =

Req A

=

2.03k = 101.5 20

33



Comparando este ltimo valor con re , observamos que no es mucho mayor por lo que no es estable termicamente, para corregir asumimos nuevo re re = 10 IC = 25mV 25mV = = 2.5mA 10 re

VRC = I C * RC = 2.5mA * 8.2 K = 20.5V RE1 || RB = 101.5 re = 101.5 10 = 91.5 vinp = 1V = 0.05V A 20 Ahora como estamos realizando con autoelevacin podemos asumir el valor de VE sin que afecte = nuestro valor de Rin. VE 1V + vinp VE 1V + 0.05V VE 1.05V por el factor de seguridad VE 1.26V VE = 2V RET = 2V VE = = 800 I E 2.5mA VCE 1V + 2V + 0.05 VCE 3.05V vop

VCE vop + vact + vinp ;

Vcc = VE + VCE + VRC = 2V + 3.05V + 20.5V = 25.55V Vcc = 26V el exceso envio a VCE para asegurar ms que el TBJ este en la reg, activa Ahora pasamos al diseo del lado de entrada para eso utilizamos la relacin I 2.5mA = 0.025mA IB = C = 100 I 2 >> I B Estabilidad de polarizacin

I 2 = 0.25mA I1 = I B + I 2 = 0.025mA + 0.25mA = 0.275mA Las variaciones del voltaje en la resistencia R deben ser despreciables para mantener el voltaje en el emisor constantes y no afecte al diseo previamente realizado. Para lograr esto se plantea la siguiente condicin VR C B >>

1 2. . f min Rin

X C > C B >> 1 2. . f min RL

1 2. .1kHz *10.1k C B >> 15.75nF C B = 0.47 FCapacitor de Emisor

1 2. .1kHz * 2.7k C B >> 58.94nF C B = 1F

X E 1 2. . f min (re + RE1 )

C E >> C E >>

1 1 C E >> 2. .1kHz * 680 2. .1kHz(10 + 91 ) C E >> 234nF C E >> 1.58F C E = 22 FCapacitor de autoelevacin (C) Req A= re + (RE1 || ( X + RB ))Si X > 1 2 . f min .RB re + (RE1 || RB ) Req

35



En el ejemplo

X >

1 2. . f min RB

1 2. .1kHz * 8.91k C B >> 17.86nF C B >> C B = 0.22FColector Comn con Autoelevacin CircuitoVcc +V

R1 CB + R Q1 CE +

1 3+ Vin R2 + C

2

RE

RL

Tenemos el siguiente anlisis del circuito considerando todos los capacitores en cortocircuito:Rin = ( R + R1 R 2 RE RL ) RinT = ( R + RB Req ) RinT RinT = ( + 1)(re + RE R L RB ) Para el anlisis en seal vamos a analizar el voltaje en los puntos 1, 2 y 3 de la grfica v1 = vin v2 = v1 v3 = v2 v1 = v3 Entonces para seal tenemos que : iR = 0 R= Rin = RinT C B cortocircuito Seguidor emisor C cortocircuito

Tenemos entonces las mismas caractersticas que en el circuito emisor comn con autoelevacin pero en este caso la ganancia de este circuito es menor o igual a 1. Entonces este circuito lo podemos emplear como acoplador de impedancias.

36



Ejercicio vop = 1V RL = 4.7 k Rin 10k f = 1 kHz = 100

Vcc +V

R1 CB + R + C + Vin R2 RE RL Q1 CE +

Rin ( + 1) 10k R 'eq 101 RE || RL || RB 99 R 'eq Si RB >> ( RL || RE ) R'eq Req ; Req 99k RE 101.13 Asumo RE = 390 Req = RE || RL = 390 || 4.7k = 360.11 Asumimos resistencias de tolerancia 10 % R VRE E vop ReqVRC 390 1V VRC 1.08V 360.11 Asumimos VRE = VE = 2V IE = re = 2V VE = = 5.13 mA RE 390 25mV 25mV = = 4.875 5.13mA IE por factor de seguridad VRC 1.29V

Req = RL || RE

re + Req = 4.875 + 360.11 = 394.99 Comparando este ltimo valor con re , observamos que es mucho mayor por lo que es estable termicamente VCE vop + vact ; VCE 1V + 2V VCE 3V

Vcc = VCE + VE = 2V + 3V = 5V

37



Vcc = 6V el exceso envio a VCE para asegurar ms que el TBJ este en la reg, activa Ahora pasamos al diseo del lado de entrada para eso utilizamos la relacin 5.13mA I IB = E = = 0.051mA +1 101 I 2 >> I B Estabilidad de polarizacin

I 2 = 0.51mA I1 = I B + I 2 = 0.051mA + 0.51mA = 0.561mA Las variaciones del voltaje en la resistencia R deben ser despreciables para mantener el voltaje en el emisor constante y no afecte al diseo previamente realizado. Para lograr esto se plantea la siguiente condicin VR >

1 2. . f min Rin

CC >> C B >>

1 2. . f min RL

1 2. .1kHz * 32.7 k C B >> 4.86nF C B = 0.1F

1 2. .1kHz * 4.7k C B >> 33.86nF C B = 0.47 F

38



Capacitor de autoelevacin (C) X >

1 2. . f min RB

1 2. .1kHz * 2.8k C B >> 56.84nF C B >> C B = 0.68F

CIRCUITO DARLINGTON Una conexin muy popular de dos TBJ para operar como un transistor con superbeta es la conexin Darlington, mostrada en la siguiente figura.C C

B

Q1 NPN Q2 NPN

=

B

QD NPN

E

E

La principal caracterstica de la conexin Darlington es que el transistor compuesto acta como una unidad simple con una ganancia de corriente que es el producto de las ganancias de corriente de los transistores individuales. La conexin Darlington de transistores proporciona un transistor que cuenta con una ganancia de corriente muy grande, por lo general en el orden de los miles Existen transistores Darlington encapsulados en el mercado en los cuales internamente ya esta realizada la conexin de los dos transistores. Como por ejemplo el ECG268 (NPN) y el ECG269 (PNP)Frmulas importantes para transistores DarlingtonC

IB1 B Q1 NPN Q2 NPN IE1=IB2 IE2 E

39



Sea D la beta del transistor Darlington y 1 y 2 las de cada transistor

D = D =

( 2 + 1)I E1 = ( 2 + 1)(1 + 1)I B1I B1 I B1 D = (1 + 1)( 2 + 1) Desde el punto de vista prctico D = 1. 2

I E 2 ( 2 + 1)I B 2 = ; I B1 I B1

I B 2 = I E1

El transistor Darlington va a poseer un reD y va ser igual a : reD = re 2 + reD = re 2 + reD = re 2 + reD = re 2 + reD = 2.re 2 reD = 50mV 50mV = IE2 IE re1 2 + 1 25mV ; I E1 = I B 2 I E1 ( 2 + 1) 25mV I B 2 ( 2 + 1) 25mV IE2

reD = re 2 + re 2

En el caso de transistores PNP la conexin es como muestra la siguiente figura:E IE2 IE1=IB2 Q2 PNP IB1 B Q1 PNP E

=

B

Q3 PNP

C

C

Ejercicio Realizar un circuito amplificador que cumpla con las siguientes condicionesA = 12 vop = 5V RL = 2.7 k Rin 50k f = 1 kHz = 100

40



PlanificacinDiagrama de bloques

A Rin ( + 1) 12 * 50k Req 101 RC || RL 6k con RL = 2.7k no se puede implementar el circuito Req Utilizo Darlington A Req Rin

D

12 * 50k 100 * 100 RC || RL 60 con RL = 2.7 k Ahora si se puede implementar el circuito Req RC 61.36

Por facilidad en el diseo tambin hago con autoelevacin que incluso me ayudar a tener Vcc ms bajosVcc +V

R1 CB + + C + Vin R2 R4

RC CC + R3 Q1 Q2

RE1

RL

RE2

+

CE

La resistencia R4 es para descargar la juntura base emisor de Q2 ya que hay capacidades en las junturas y hay que realizar la descarga para que no haya distorsin de la seal dentro del procedimiento de diseo se va a indicar la forma de calcular esta resistencia Asumimos resistencias de tolerancia 20 %

41



Observando el v op y R L asumo R C RC = 270 Req = RC || RL = 270 || 2.7k = 245.45 VRC VRC RC vop Req por factor de seguridad VRC 7.145V

270 5V VRC 5.5V 245.45 Asumimos VRC = 7.5V IC = VRC 7.5V = = 27.8 mA RC 270 50mV 50mV = = 1.8 IC 27.8mA Req =

reD =

245.45 = 20.45 A 12 Comparando este ltimo valor con reD , observamos que es mucho mayor por lo que es estable reD + (RE1 || RB ) = termicamente. RE1 || RB = 20.45 re = 20.45 1.8 = 18.65 vinp = 5V = 0.417V A 12 Ahora como estamos realizando con autoelevacin podemos asumir el valor de VE sin que afecte = vop

nuestro valor de Rin. En la inecuacin de VE ahora colocamos 2V para Darlington por la presen cia de dos junturas VE 2V + vinp VE 2V + 0.417V VE 2.42V por el factor de seguridad VE 3.14V VE = 3.5V RET = VE 3.5V = = 125.9 I E 27.8mA VCE 5V + 3V + 0.417V VCE 8.42V

Para el caso de VCE ponemos al menos 3V para v sat VCE vop + vactD + vinp ;

Vcc = VE + VCE + VRC = 3.5V + 8.42V + 7.5V = 19.42V Vcc = 20V El exceso es enviado a VCE Ahora pasamos al diseo del lado de entrada para eso utilizamos la relacin IB = IC = 27.8mA = 2.78A 10000 Estabilidad de polarizacin

D

I 2 >> I B

I 2 = 27.8A

42



I1 = I B + I 2 = 2.78A + 27.8A = 30.58A VR3 RinT 2 RinT 2 = ( 2 + 1)(re 2 + RE1 || RB ) RinT 2 R4 >> 1.91k R4 = 19.1k R4 = 18k18 k 22 k 100 120

reD 1.8 = = 0.9 2 2 = (101)(0.9 + 18 || 130.15k ) = 1.91k re 2 = al escoger el menor el tiempo de descarga va a disminuir

43



Calculo de Capacitores Capacitor de entrada

X B C B >>

1 2. . f min Rin

CC >> C B >>

1 2. . f min RL

1 2. .1kHz *197.97k C B >> 803.9 pF C B = 10nFCapacitor de Emisor

1 2. .1kHz * 2.7k C B >> 58.94nF C B = 1F

X E 1 2. . f min (reD + RE1 )

C E >> C E >>

1 1 C E >> 2. .1kHz *100 2. .1kHz (1.8 + 18 ) C E >> 1.59 F C E >> 8.04F C E = 100FCapacitor de autoelevacin (C) X >

1 2. . f min RB

C B >>

1 2. .1kHz *130.15k C B >> 1.22nF C B = 47nF

44



AMPLIFICADORES EN CASCADA

El presente tema nos introduce a la necesidad de emplear dos o mas amplificadores conectados en cascada con el propsito de que nuestro sistema amplificador pueda reunir las caractersticas que con el empleo de un solo amplificador (con un solo elemento activo) no se podran obtener: por ejemplo si el problema de diseo consiste en construir un amplificador que tenga una impedancia de entrada muy alta (por ejemplo 1 M) y que a su vez nos proporcione una ganancia de voltaje considerable (por ejemplo 80) entonces podemos percatamos que ningn amplificador de una sola etapa resolvera el problema. Sin embargo, para este caso, si conectamos varias etapas de amplificacin, entonces el propsito de diseo podra cumplirse. El siguiente grfico muestra la forma esquemtica de una conexin en cascada:

Para analizar la ganancia total de un amplificador en cascada vamos a hacerlo con dos etapas, este anlisis sirva para n etapas. Sea el siguiente diagrama de bloques

A= A= A= A=

vo vin A2 vin 2 ; vin A2 vo1 vin A2 . A1vin vin vin 2 = vo1

A = A1. A2 A = A1 * A2 * A3 * .......... * An para n etapas conectadas en cascada

45



TIPOS DE ACOPLAMIENTO En cuanto al dispositivo que utilicemos para interconectar las etapas, nos permitir definir el tipo de acoplamiento a utilizar. Los dispositivos usuales de acoplamiento son: Cable, condensador, y transformador. Acoplamiento Capacitivo Permite desacoplar los efectos de polarizacin entre las etapas. Permite dar una mayor libertad al diseo. Pues, la polarizacin de una etapa no afectar a la otra.

Acoplamiento Directo Consiste bsicamente en interconectar directamente cada etapa mediante un cable. Presenta buena respuesta a baja frecuencia. Tpicamente se utilizan para interconectar etapas de emisor comn con otras de seguidor de emisor.

Acoplamiento Inductivo Muy popular en el dominio de las radiofrecuencias (RF). Seleccionando la razn de vueltas en el transformador permite lograr incrementos de tensin o de corriente.

ACOPLAMIENTO CAPACITIVO

El diseo de amplificadores se inicia desde las ltimas etapas hacia la primera. Se debe colocar las mayores ganancias al principio y las menores en las ltimas etapas para disminuir la distorsin no lineal o distorsin de amplitud. La distorsin no lineal es cuando el ciclo positivo de la seal no es igual al ciclo negativo. Hay que tener en cuenta que en el diseo la resistencia de carga que observa una etapa es la impedancia de entrada de la siguiente y as sucesivamente hasta llegar a la carga. El Vcc de la primera etapa que se disea debe abastecer a todas las etapas subsiguientes. En realidad se puede hacer varias fuentes Vcc para cada etapa pero implica un gasto innecesario. Si el Vcc inicialmente calculado es muy grande para las otras etapas se recomienda enviar el exceso de voltaje a VCE y si es muy grande aun para las caractersticas del TBJ se puede implementar la siguiente conexin y enviar el exceso de voltaje DC a la resistencia que en la 46



grfica es rotulada como RC3 y conectada con capacitor en paralelo para que su funcionamiento solo sea para la parte de polarizacin (DC) del TBJVcc +V

RC3

C

RC2

CC

Q1 NPN

A continua se presenta un ejemplo de diseo de un amplificador en cascada con acoplamiento capacitivo con las siguientes condiciones. A = 120 vop = 3V RL = 1 k = 100 Como observamos en los datos tenemos una ganancia muy alta que debe realizarse con varias etapas. Para iniciar con el diseo procedemos a realizar la planificacin en la que consta el nmero de etapas y en que configuracin est cada una. Vamos a realizar un diseo de dos etapas; la primera en emisor comn de ganancia de 12 y la segunda etapa en base comn de ganancia 10. Graficamos el diagrama de bloques del circuito.

Realizamos el circuito a disear:

47



Diseo de la segunda etapa (configuracin base comn) Se la realiza normalmente como si fuese una sola etapa y considerando los voltajes de entrada y salida del bloque segn el diagrama, por lo tantoAsumo Rc2 = 1 k ; asumo este valor observando el voltaje de salida para no obtener un Vcc muy alto y RL Asumimos resistencias de tolerancia 10 %, por lo tanto factor de seguridad de 1.2 para ambas etapas Req = RC 2 || RL = 1k || 1k = 500 VRC 2 VRC 2 RC 2 vop Req multiplicado por el factor de seguridad VRC 2 7.2V

1k 3V VRC 2 6V 500 Asumimos VRC 2 = 7.5V IC 2 = VRC 2 7.5V = = 7.5 mA RC 2 1k

I C 2 = I E 2 xq es alto re = 25mV 25mV = = 3.3 7.5mA IC 2 Req A2 = 500 10

re + RE 3 =

re + RE 3 = 50 Comparando este ltimo valor con re , observamos que es mucho mayor por lo tanto se concluye que es estable termicamente.

48



RE 3 = 50 re = 50 3.3 = 46.66 RE 3 = 47 VCE 2 vop + vact ; VCE 2 3V + 2V VCE 2 5VVRE4 1V + vinp VRE2 1V + 0.3V VRE4 1.3V por el factor de seguridad VRE2 1.56V VRE 4 = 1.56V RE 4 = VRE 4 1.56V = = 208 Al escoger el inmediato superior aseguro estab. trmica IE2 7.5mA

VE 2 = I E 2 (RE 3 + RE 4 ) = 7.5mA(47 + 220 ) = 2.002V Vcc = VE 2 + VCE 2 + VRC 2 = 2V + 5V + 7.5V = 14.5V Vcc = 15V el exceso envio a VCE2 para asegurar ms que el TBJ este en la reg, activa I B2 = IC2 = 7.5mA = 0.075mA 100 Estabilidad de polarizacin

RE 2 = 220

I 4 >> I B2

I 4 = 0.75mA I 3 = I B 2 + I 4 = 0.075mA + 0.75mA = 0.825mA R4 = VB 2 VE 2 + VJBE 2V + 0.6V = = = 3.47 k I4 I2 0.75mA Vcc VB1 15V 2.6V = = 15.03k I3 0.825mA3.3 k 4.7 k

R4 = 3.3k R3 =

R1 = 15k Los criterios de eleccin de las resistencias se basan en la influencia de la tolerancia y cual de ellas ofrece mayor estabilidad al circuito. Rin2 = RE 4 || (re + RE 3 ) = 220 || (47 + 3.33 ) = 40.96

Diseo de la Primera etapa Para este diseo tengo como datos Rin2 que es el RL para esta etapa y Vcc

Este ejemplo tiene como propsito el practicar. Pero en realidad no se debe hacer as ya que no es recomendable conectar la primera etapa en emisor comn y la segunda en base comn ya que el emisor comn ve una impedancia muy baja generada por la etapa en base comn. Como conclusin podemos decir que toca hacer un anlisis profundo si se desea hacer las etapas con distintas configuraciones y tener en cuenta las caractersticas de cada configuracin como es el caso del colector comn que tiene alta impedancia de entrada pero no amplifica la seal o en el caso del de base comn que ofrece una ganancia pero su impedancia de entrada es muy baja; y finalmente el emisor comn que ofrece ganancia y una 49



alta impedancia de entrada. A ms de esto podemos aadir los circuitos de alta impedancia en una o varias etapas Asumo RC1 = 390 Req1 = RC1 || Rin 2 = 390 || 40.96 = 37.06 VRC1 VRC1 RC1 vop Req1 por factor de seguridad VRC 3.78V

390 0.3V VRC1 3.16V 37.06 Asumimos VRC1 = 4V I C1 = re = 4V VRC1 = = 10.25 mA RC1 390

25mV 25mV = = 2.44 10.25mA I E1 Req1 A1 = 37.06k = 3.09 12

re + RE1 =

El circuito no es estable termicamente, corregimos Asumo re = 0.25 25mV = 100mA 0.25 VRC1 = I C1 * RC1 = 100mA * 390 = 39V I C1 = RE1 = 3.09 re = 3.09 0.25 = 2.84 RE1 = 2.7 VCE vop + vact + vinp ; VCE 0.3V + 2V + 25mV VCE 2.325V VE 1V + vinp VE 1V + 25mV VE 1.025V por el factor de seguridad VE 1.23V VE = 2V RET = 2V VE = = 20 I E 100mA

RE 2 = RET RE1 = 20 2.7 = 17.3 RE 2 = 18 Vcc = VE1 + VCE1 + VRC1 = 2V + 2.325V + 39V = 43.325V Vcc = 45V el exceso envio a VCE1 para asegurar ms que el TBJ este en la reg, activa I B1 = I C1 = 100mA = 1mA 100 Estabilidad de polarizacin

I 2 >> I B I 2 = 10mA

I1 = I B + I 2 = 10mA + 1mA = 11mA

50



R2 =

VB1 VE1 + VJBE 2V + 0.6V = = = 260 I2 I2 10mA Vcc VB 45V 2.6V = = 3.85k I1 11mA

R2 = 270 R1 =

R1 = 3.9k RB = R1 || R2 = 3.9k || 270 = 252.5 Rin = RB || RinT = RB || (( + 1)(re + RE1 ) ) = 252.5 || (101(0.25 + 2.7 )) = 136.6

Para que la fuente de 45V abastezca los 15V de la segunda etapa se recalcula R 3 y el resto no cambia ya que la diferencia de voltaje sa va a VCE2 R3 = Vcc VB 45V 2.6V = = 51.39k 0.825mA I347 k 56 k

R3 = 56k VCE 2 = Vcc VRC 2 VE 2 = 45V 7.5V 2V = 35.5V Hay que tener encuenta este voltaje ya que puede daar al transistor seleccionado. O se puede hacer lo que se indico anteriormente cuando se tiene mucho voltaje en VCE Si es el caso de que Rin depende de RB2 es necesario poner la nueva R3 con un capacitor en paralelo. Clculo de capacitores X 5 > C5 >> 1 2. . f min RL X 4 > C4 >> 1 2. . f min RB 2 X 3 > 1 2. . f min (RE1 + re )

1 2. .1kHz *1k C5 >> 159.15nF C5 = 2.2F

1 1 C3 >> 2. .1kHz * (2.7 + 0.25 ) 2. .1kHz * (56k || 3.3k ) C3 >> 53.9F C4 >> 51.07 nF C4 = 0.68F C3 = 1000F

X 2 > C2 >> 1 2. . f min Rin2

X 1 > 1 2. . f min Rin1

1 1 C1 >> 2. .1kHz * 40.96 2. .1kHz *136.6 C2 >> 3.88F C1 >> 1.165F C2 = 47 F C1 = 18F

51



Como observamos en el ejercicio anterior hay valores exagerados de Vcc y de algunas resistencias, esto se debe a la incompatibilidad que existe al conectar la primera etapa en emisor comn y la segunda en colector comn. Ahora vamos a hacer un ejercicio en que las dos etapas son en emisor comn para observar la mejora. Los datos son los mismos que el ejercicio anterior pero aadimos una condicin de impedancia de entrada. A = 120 vop = 3V RL = 1 k Rin 10k = 100Planificacin Haciendo la primera etapa con ganancia de 12 y la segunda con ganancia de 10Req1 A1 Rin; ( + 1) Req1 12 * 10k 100 Req1 1.2k RC1 || Rin2 1.2k Rin2 1.2k peor condicin Req 2 A2 Rin2 ; ( + 1) Req 2 10 *1.2k 100 Req 2 120 RC 2 || RL 120 RC 2 136.36

Haciendo la segunda etapa con autoelevacin.Vcc +V

R1

RC1 C2 +

R3

RC C4 + R5 + Q1

C1 +

Q2

RE1 Vin1 + R2 RE2 + C3 R4

C5

RE3

RL

RE4

+

C6

Diseo de la segunda etapa Asumimos resistencias de tolerancia 10 %

52



Asumo RC 2 = 1k ; Req = RC || RL = 1k || 1k = 500 VRC 2 VRC 2 RC2 vop Req por factor de seguridad VRC 6V

1k 1V VRC 2 5V 500 Asumimos VRC = 7.5V IC 2 = VRC 2 7.5V = = 7.5 mA RC 2 1k 25mV 25mV = = 3.33 IE2 7.5mA Req A2 =

re 2 =

RB 2 = R3 || R4 re 2 + (RE 3 || RB 2 ) = 500 = 50 Estable termicamente 10

RE 3 || RB = 50 re 2 = 50 3.3 = 46.66 VCE 2 vop + vact + vinp ; VCE 2 3V + 2V + 0.3 VCE 2 5.3V VE2 1V + vinp VE2 1V + 0.3V VE2 1.3V por el factor de seguridad VE2 1.56V VE 2 = 2V RET = VE 2 2V = = 266.67 I E 2 7.5mA

Vcc = VE 2 + VCE 2 + VRC 2 = 2V + 5.3V + 7.5V = 14.8V Vcc = 15V el exceso envio a VCE2 para asegurar ms que el TBJ este en la reg, activa I B2 = IC 2 = 7.5mA = 0.075mA 100 Estabilidad de polarizacin

I 4 >> I B2

I 4 = 0.75mA I 3 = I B 2 + I 4 = 0.075mA + 0.75mA = 0.825mA VR5 > I B

I 2 = 0.125mA I1 = I B + I 2 = 0.0125mA + 0.125mA = 0.1375mA R2 = VB1 VE1 + VJBE 6.33V + 0.6V = = = 55.4k I2 I2 0.125mA Vcc VB1 15V 6.93V = = 58.7k 0.1375mA I1

R2 = 56k R1 =

R1 = 56k RB1 = R1 || R2 = 56k || 56k = 28k Rin1 = RB1 || ( + 1)(re + RE1 ) = 28k || (101 * (20 + 180) ) = 11.73kDespus de realizado este ejercicio se recomienda hacer ambas etapas con autoelevacin. Si se desea hacer sin autoelevacin pero no se cumple con Rin basta aadir R y C de autoelevacin, esto no vara los clculos en nada.Calculo de capacitores X 1 1 2. . f min Rin2

X 3 > C3 >>1 2. . f min (RE1 + re )

C1 >> C1 >>

1 2. . f min Rin1

1 1 C2 >> 2. .1kHz *11.73k 2. .1kHz * 5k C1 >> 13.57nF C2 >> 31.8nF

C1 = 0.22F

C2 = 0.47 F

1 2. .1kHz * (180 + 20 ) C3 >> 795nF

C3 = 10F

55



X 4 > C4 >>1 2. . f min RL

X 5 > C5 >>1 2. . f min RB 2

X 6 >1 2. . f min (re + RE 3 )

1 2. .1kHz *1k C4 >> 159.15nF

C4 = 2.2F

1 1 C6 >> 2. .1kHz * (15k || 3.3k ) 2. .1kHz * (3.33 + 47 ) C5 >> 58.8nF C6 >> 3.16F

C5 = 1F

C6 = 47 F

Ejercicio Realizar el anlisis inicial para un diseo con las siguientes condiciones:

A = 15 vop = 4V RL = 100 Rin 100k Ya que la ganancia es baja se puede realizar con una etapa

Req

A Rin; ( + 1)

Req

15 * 100k 100

Req 15k RC || RL 15k

Ya que el valor de R L es 100 es imposible realizar este cirucito de la forma planificada. Probemos ahora con una etapa y utilizando Darlington 15 A *100k Req Rin; Req 100 *100 D Tampoco se puede lograr con Darlington por el valor de R L Ahora se intenta resolver este ejercicio con 2 etapas

Req 150 RC || RL 150

56



Req1

A1 Rin; ( + 1)

Req1

5 * 100k 100

Req1 5k Rin2 5k peor condicin

RC1 || Rin2 5k

Req 2

A2 Rin2 ; ( + 1)

Req 2

3 * 5k 100

Req 2 150 RC 2 || RL 150

Ya que el valor de R L es 100 es imposible realizar este cirucito de la forma planificada. Probemos ahora con Darlington en la segunda etapa : A 3 Req 2 2 Rin2 ; Req 2 * 5k 100 2 D

Req 2 1.5 RC 2 || RL 1.5 RC 2 1.52

Lo que intentamos demostrar en este ejercicio es que tambin al hacer con multietapa se tiene circuitos de alta impedancia de entrada. Otra opcin en el ejercicio anterior es realizarlo con dos etapas, la primera etapa con emisor comn y una ganancia de 15 y la segunda etapa realizar una configuracin en colector comn.Ejercicio A = 150 vop = 5V RL = 1 k Rin 100k = 100 Planificacin Haciendo la primera etapa con ganancia de 15 y la segunda con ganancia de 10

57



Req1

A1 Rin; ( + 1)

Req1

15 *100k 101

Req1 14.85k RC1 || Rin2 14.85k Rin2 14.85k peor condicin

Req 2

A2 Rin2 ; ( + 1)

Req 2

10 *14.85k 101

Req 2 1.47 k RC 2 || RL 1.47

Con esta planificacin no se puede obtener la impedancia de entrada requerida Hacemos la segunda etapa con Darlington : A 10 Req 2 2 Rin2 ; Req 2 Req 2 14.85 *14.85k D 100 2 RC 2 || RL 14.85 RC 2 15.07

Haciendo ambas etapas con autoelevacin.Vcc +V

R1 C1 + R3 + C2 + Vin1 R2

RC1 C4 + Q3 NPN

R4

RC2 C6 + R6 + Q1 NPN Q2NPN

RE1 R5 +

C5 R7

RE3

RL

RE2

C3

RE4

+

C7

Diseo de la segunda etapa

Asumimos resistencias de tolerancia 10 %

Asumo RC 2 = 100 ; Req = RC 2 || RL = 100 || 1k = 90.9 VRC 2 VRC 2 RC2 vop Req 100 5V VRC 2 5.5V 90.9 por factor de seguridad VRC 6.6V

58



Asumimos VRC = 7V IC 2 = re 2 = VRC 2 7V = = 70 mA RC 2 100

50mV 50mV = = 0.714 IE2 70mA Req A2 = 90.9 = 9.09 Estable termicamente 10

RB 2 = R4 || R5 reD + (RE 3 || RB 2 ) =

RE 3 || RB = 9.09 re 2 = 9.09 0.714 = 8.376 VCE 2 vop + vact + vinp ; VCE 2 5V + 3V + 0.5V VCE 2 8.5V VE2 2V + vinp VE2 2V + 0.5V VE2 2.5V por el factor de seguridad VE2 3V VE 2 = 3.5V RET 2 = VE 2 3.5V = = 50 I E 2 70mA

Vcc = VE 2 + VCE 2 + VRC 2 = 3.5V + 8.5V + 3.5V = 19V Vcc = 19V I B2 = IC 2 = 70mA = 7 A 100 2 Estabilidad de polarizacin

D

I 5 >> I B2 I 5 = 70A

I 4 = I B 2 + I 5 = 7 A + 70A = 77 A VR6 > RinT 2 RinT 2 = ( + 1)(re 2 + RE 3 || RB 2 ) = 101 * (0.357 + 8.2 || 49.35k ) = 864.1 R7 = 8.64k R7 = 8.2k Rin2 = RinTD Autoelevacin Rin2 = ( D )(reD + RE 3 || RB 2 ) = 100 2 (0.714 + 82 || 49.35k) = 89.13k10 k 8.2 k

Diseo de la primera etapaReq1 14.85k RC1 || Rin2 14.85k RC1 17.81k

Asumo RC1 = 22 k ; Req1 = RC1 || Rin2 = 22k || 89.13k = 17.64 k VRC1 VRC1 RC1 vop Req1 VRC1 0.748V

22k 0.5V VRC1 0.623V por factor de seguridad 17.64k Asumimos VRC = 1V I C1 = VRC1 1V = = 45.45A RC1 22k 25mV 25mV = = 550 I C1 45.45A Req1 =

re1 =

re1 + RE1 || RB =

17.64k A 15 re1 + RE1 || RB = 1.17k

Por lo tanto no es estable termicamente Entonces asumo re1 = 100 I C1 = 25mV 25mV = = 250A re1 100

VRC1 = I C1 * RC1 = 250A * 22k = 5.5V RE1 || RB = 1.17k re1 = 1.17k 100 = 1.07k

60



VCE1 vop + vact + vinp ; VCE1 0.5V + 2V + 0.033V VCE1 2.533V ( Necesario) VE1 1V + vinp ; VE1 1V + 0.0333V VE1 10333V por fact seg VE1 1.24V ( Necesario)

Disponemos de Vcc - VRC = 19V 5.5V = 13.5V VCE1 = 6.5V VE1 = 7V RET = I B1 = VE1 7V = = 28k I E1 250A

I C1 250 A = = 2.5A 100 +1 Estabilidad de polarizacin

I 2 >> I B I 2 = 25A

I1 = I B + I 2 = 2.5A + 25A = 27.5A VR3 > 1 2. . f min RB1

X 3 > 1 2. . f min (RE1 + re )

C1 >> C1 >>

1 2. . f min Rin1

1 2. .1kHz *110.47k C1 >> 1.44nF C1 = 0.1F X 4 > 2. .1kHz * (1k + 100 ) 2. .1kHz * (159.5k ) C3 >> 144.7nF C2 >> 0.99nF C2 = 10nF X 5 1 2. . f min RL

C4 >> C4 >>

1 2. . f min Rin2

C5 >> C5 >>

1 2. . f min RB 2

1 2. .1kHz * 89.13k C4 >> 1.8nF C4 = 0.1F

1 1 C6 >> 2. .1kHz *1k 2. .1kHz * (49.35k ) C6 >> 159.15nF C5 >> 3.22nF C6 = 2.2F C5 = 0.1F

X 7 > C7 >> 1 2. . f min (reD + RE 3 )

1 2. .1kHz * (0.714 + 8.2 ) C7 >> 17.8F C7 = 220F

ACOPLAMIENTO DIRECTO Amplificador Cascode El amplificador cascode es un amplificador que mejora algunas caractersticas del amplificador de Base Comn. El amplificador Base Comn es la mejor opcin en aplicaciones de altas frecuencias, sin embargo su desventaja es su muy baja impedancia de entrada. El amplificador cascode se encarga de aumentar la impedancia de entrada pero manteniendo sobre todo la gran utilidad de la configuracin Base Comn, ventajoso en el manejo de seales de alta frecuencia. Para conseguir este propsito, el amplificador cascode tiene una entrada de Emisor Comn y una salida de Base Comn, a esta combinacin de etapas se le conoce como configuracin cascode.

62



Circuito

Anlisis

Q1 Emisor Comn A1 A = A1 * A2 Q2 Base Comn A2 R Req re 2 . eq = A = A1 * A2 = re1 + RE1 re 2 re1 + RE1 R || RL Req A2 = C = re 2 re 2 El procedimiento de diseo se reduce ahora a un diseo de una sola etapa con ganancia Req A= re1 + RE1 A1 = re 2 > I B1 Estabilida de polarizacin en Q1 I 2 = I 3 + I B1 I 2 >> I B 2 Estabilida de polarizacin en Q 2 I1 = I 2 + I B 2 VB 2 = VE1 + VCE1 + VJBE 2 VB 2 VB1 = VCE1 VB1 = VE1 + VJBE1 V V VB1 VCE1 = R3 = B1 R2 = B 2 I3 I2 I2

R1 =

Vcc VB 2 I1

64



Vamos a realizar un ejemplo de diseo de un amplificador Cascode. El circuito es el mismo indicado al inicio del tema y las condiciones a cumplir son: A = 120 vop = 3V RL = 1 k Rin 10k = 100

Asumo RC = 270 ; Req = RC || RL = 270 || 2.7k = 245.45 VRC RC vop Req por factor de seguridad VRC 6.6V

VRC

270 5V VRC 5.5V 254.45 Asumimos VRC = 7V IC 2 = I B2 = IE2 7V VRC = = 25.92 mA RC 270 IC 2 =

25.92mA = 0.25mA 100 = I C 2 + I B 2 = 25.92mA + 0.26mA = 26.18mA I C1 = IE2 =

I C1 = I E 2 26.18mA = 0.262mA 100 I E1 = I C1 + I B1 = 26.18mA + 0.262mA = 26.44mA I B1 = re1 = 25mV 25mV = = 0.955 26.18mA I C1

65



re1 + RE1 =

245.45 = 8.18 30 A RE1 = 8.18 re1 = 8.18 0.955 = 7.23 =

Req

RE1 = 7.5 I 3 >> I B1 Estabilida de polarizaci n en Q 1

I 2 = I 3 + I B1 I 2 >> I B 2 Estabilida de polarizaci n en Q 2 I1 = I 2 + I B 2 V B 2 = V E 1 + VCE 1 + V JBE 2 V B 2 V B1 = VCE 1 V B1 = V E 1 + V JBE 1 V V V B1 VCE 1 R3 = B 1 R2 = B 2 = I3 I2 I2 VCE 2 vop + vact ; VCE 2 5V + 2V VCE 2 7VVCE1 vop1 + vact + vinp re 2 = 25mV 25mV = = 0.964 IC 2 25.92mA re 2 .vop 0.964 5V = = 19mV . re1 + RE1 A 0.955 + 7.5 30

R1 =

Vcc V B 2 I1

vop1 = A1 * vinp = VE1 19mV + 2V + VE1 1V + vinp VE1 = 2V

5V VCE1 2.19V ; 30 VE1 1V + 0.166V VE1 1.16V

por fact. seg. VE1 1.39V

Vcc = VE1 + VCE1 + VCE 2 + VRC = 2V + 2.19V + 7V + 7V = 18.19V Vcc = 20V Vcc = 20V 18.19V = 1.81V Vcc hay como enviar a VCE1 o VCE2 . Envio a VCE1 VCE1 = 4V RET = 2V VE1 = = 75.64 I E1 26.44mA

RE 2 = RET RE1 = 75.64 7.5 = 68.14 RE 2 = 69 I 3 >> I B1 Estabilida de polarizacin en Q1 I 3 = 2.62mA I 2 = I 3 + I B1 = 2.62mA + 0.262mA = 2.88mA I 2 >> I B 2 Estabilida de polarizacin en Q 2 ; I1 = I 2 + I B 2 = 2.88mA + 0.226mA = 3.14mA 2.88mA >> 0.26mA Cumple

66



VB 2 = VE1 + VCE1 + VJBE 2 VB 2 VB1 = VCE1 VB1 = VE1 + VJBE1 V V VB1 VCE1 R3 = B1 R2 = B 2 = I3 I2 I2 R3 = R2 = R1 = VB1 2V + 0.6V = = 992 2.62mA I3 VCE1 3V = = 1.042k 2.88mA I2 R3 = 1k R2 = 1k

R1 =

Vcc VB 2 I1

Rin = R2 || R3 || ( + 1)(re1 + RE1 ) = 1k || 1K || (101)(0.955 + 7.5) = 315.4Calculo de capacitores X 1 C2 >> 1 2. . f min re 2 ( 2 + 1)

C1 >> C1 >>

1 2. . f min Rin

1 2. .1kHz * 315.4 C1 >> 504.6nF C1 = 6.8F X 3 > C3 >> 1 2. . f min RL

1 2. .1kHz * 0.964 *101 C2 >> 1.6F C2 = 18F X 4 > C4 >> 1 2. . f min (RE1 + re )

1 2. .1kHz * 2.7k C3 >> 58.9nF C3 = 0.68F

1 2. .1kHz * (7.5 + 0.955 ) C4 >> 18F C4 = 220F

67



Amplificador Diferencial El circuito amplificador diferencial es una conexin extremadamente comn utilizada en circuitos integrados. Esta conexin se puede describir al considerar el amplificador diferencia bsico que se muestra en la figura. Este circuito posee dos entradas separadas y dos salidas separadas y los emisores estn conectados entres s. Mientras que la mayora de los circuitos amplificadores diferenciales utilizan dos fuentes de voltaje, el circuito puede operar utilizando slo una de ellas.

Es posible obtener un nmero de combinaciones de seales de entrada: Si una seal de entrada se aplica a cualquier entrada con la otra entrada conectada a tierra, la operacin se denomina Terminal simple. Si se aplican dos seales de entrada de polaridad opuesta, la operacin se denomina Terminal doble. Si la mismas entrada se aplica a ambas entradas, la operacin se denomina modo comn

Anlisis del amplificador diferencial

68



Vin = Vin1 Vin2 La salida se encuentra en cualquiera de los colectores.

Vo Q1 EC A1 A1 = RC re1 + re 2 || RE

pero si re 2 re2 + RE1 A= A= RC re1 + RE1 + re2 + RE1 RC 2( re + RE1 ) ; re1 = re 2 = re (como sucede en la prctica)

70



Para el diseo-

Asumimos RC Calculamos: 1. 2. 3. 4. 5. 6. VRC IC re re + RE1 VCE VE

comprobando estabilidad con A

VCC = VRC + VCE VJBE VE se puede asumir para tener simetra VRE 2 = VCC VJBE VRE 1 RE 2 = VRE 2 2IE VE = VCC + VJBE

siendo VRE1 = I E RE1

Haciendo con simetra, es decir, VCC = VCC RE 2 NO molesta y tenemos:

Implementando la fuente de corriente

71



VCE al menos 3V Vact VC 3 = VCC VJBE VRE1 VCE 3 3V Primero se debe elegir un Zener tal que VZ < VCC Asumir VZ VRE 2 = VZ VJBE RE 2 = VRE 2 2IE

Calculando VCC VZ R = I I >> I B Z I Z I ZT I = IZ + I B

dato que da el manual de tal forma que el Zener funcione al valor deseado

Entonces, si se utiliza una sola fuente

72



Acoplamiento directo

Es un circuito conectado en cascada pero la nica diferencia es que no se utiliza capacitor para acoplar sino simplemente un cableV1 +V

R1

IB2

RC1 IB2 IC Q1 VB2

RC1 CC1 +

CB +

Q2

RE1 Vin 1 KHz + R2 RE2 CE

RE4

RL

RE3

+

+

CE1

VB 2 >> VC1 VC1 = VCE1 + VE1 VCE1 >> vop1 + Vact + vinp VE1 >> 1v + vinp VRC 2 + VCE 2 VJBE 2 >> VRC1 VRC1 >> RC1 vop1 RC1 Rin 2

I C1 >> I B 2 I RC1 = I C1 + I B 2

73



Si VB 2 < VC1 Entonces se recalcula VB 2 luego el nuevo VCC y el exceso se manda al voltaje VCE a la regin activa. Se realiza el diseo normalmente hasta el calculo de re + RE1 luego se calcula VC1 con lo que calculo RET El Q2 esta en emisor comn con lo que se realiza los clculos de Rc, VRc, Ic, re, RE2 y VE=1+ vinp En el siguiente circuito las condiciones a cumplir son:

V B 2 = VE + VJBE 2 VB 2 >> VRC1 RC1 VRC1 vop1 RC1 Rin 2 VRC 2 + VCE 2 VJBE 2 VC1 V = V + V CE1 E1 C1 V v + V + v act inp1 CE1 op1 VE1 1V + vinp1 I RC1 >> I B 2 Estas condiciones se deben verificar. En este circuito siempre se cumplen I C1 = I RC1 + I B 2

74



RESPUESTA DE FRECUENCIA INTRODUCCION

El anlisis hasta el momento se ha limitado a una frecuencia particular. Para el caso del amplificador, se trata de una frecuencia que, por lo regular, permite ignorar los efectos de los elementos capacitivos, con lo que se reduce el anlisis a uno que solamente incluye elementos resistivos y fuentes independientes o controladas. Ahora, se revisarn los efectos de la frecuencia presentados por los elementos capacitivos mayores de la red en bajas frecuencias y por o elementos capacitivos menores del transistor para altas frecuencias. Para el anlisis de frecuencia vamos a utilizar el diagrama de Bode y manejar valores en decibeles (dB). La respuesta de frecuencia es la curva que se obtiene a la salida, a partir de los diferentes valores que toma la seal de salida en funcin de la frecuencia de la seal de entrada. En la siguiente grfica vamos a observar un ejemplo de caracterstica de frecuencia sobre la carga.

El anlisis de la seal de salida la podemos hace con la potencia, voltaje, corriente de salida del circuito o incluso las ganancias de potencia, voltaje o corriente.

Ancho de Banda: Es un trmino muy utilizado en anlisis de frecuencia y es el rango de frecuencias correspondiente a su utilizacin normal.

75



A continuacin haremos el anlisis de los puntos de media potencia para las opciones de la seal de salida.Potencia de Salida

Potencia Po Sea Pomax el valor mximo Los puntos de media potencia estarn localizados en : Pomax 2

En Decibeles : 10 * log Pomax = 10 log Pomax 10 log 2 2 = Pomax (dB) 3dB

76



Voltaje de Salida La relacin que existe entre el voltaje y la potencia es :Po Vo 2 Puntos de media potencia Pomax Vo Vo 2 max = max = (0.707 * Vomax ) 2 2 2 2 2

En Decibeles : Vo 10 * log max 22

= 20 log

Vomax 2

= 20 log Vomax 20 log 2 = Vomax (dB) 3dB

77



Ganancia de potencia

Se tiene la relacin de potencia : Gp =

Po Pin Los puntos de media potencia estarn localizados en : Pomax Gpmax = 2 Pin 2

En Decibeles : 10 * log Gpmax = 10 log Gpmax 10 log 2 2 = Gpmax (dB) 3dB

78



Ganancia de voltajesAl igual que en potencia, la relacin que existe entre la ganancia voltaje y la ganancia de potencia es : Gp Gv 2 puntos de de media potencia Gpmax Gv Gv 2 max = max = (0.707 * Gvmax ) 2 2 2 2 2 2

En Decibeles : Gv 10 * log max 22

= 20 log

Gvmax 2

= 20 log Gvmax 20 log 2 = Gvmax (dB) 3dB

79



Respuesta de frecuencia Para determinar la caracterstica de un circuito debemos obtener la funcin de transferencia del mismo en funcin de la frecuencia. A partir de esta expresin en funcin de la frecuencia realizaremos el diagrama de Bode

Funcin de transferencia G =

(1 + ja1 )(1 + ja2 )................................(1 + jan ) (1 + jb1 )(1 + jb2 )................................(1 + jbm )

En decibeles:GdB = 10 log1 + ja1 + 10 log1 + ja2 + ... + 10 log1 + jan 10 log1 + jb1 10 log1 + jb2 ... 10 log1 + jbm

Dada ya la funcin de transferencia tenemos que realizar la respectiva grfica que representa dicha funcin (caracterstica de magnitud), para esto vamos a utilizar el modelo asinttico de ciertos trminos que generalmente aparecen en estas funciones.Para un trmino: 0 jk0 jk = k 2 2 = k .

Entonces realizamos una tabla que nos permitir luego generar el grfico. Para: Para 0 Para Bajas frecuencias Alta frecuencia

Funcin En dB transferenciaG=0

0

G=G =1

Para = 1 / k

Por lo tanto las grficas para este trmino son:

Para un trmino:1 = 0 jk 1 k 2 2

1 0 jk

=

1 k

80



Entonces realizamos una tabla que nos permitir luego generar el grfico. Para: Para 0 Para Para = 1 / k Por lo tanto las grficas para este trmino son: Funcin En dB transferencia G= G=0 G =1 0

Para un trmino: 1 jk1 jk = 1 + k 2 2

Entonces realizamos una tabla que nos permitir luego generar el grfico. Para: Para 0 Para = 1 / k Para Por lo tanto las grficas para este trmino son: Funcin En dB transferencia G =1 0 3 G= 2 G=

81



Para un trmino:

1 1 jk

1 1 = 1 jk 1 + k 2 2 Entonces realizamos una tabla que nos permitir luego generar el grfico.

Para: Para 0 Para = 1 / k Para

Funcin En dB transferencia G =1 0 3 G = 1/ 2 G=0

La pendiente de las rectas se justifica mediante: Sea una seal de ganancia de potencias cuya funcin de transferencia sea Gp = 1 + jk GpdB = 10 * log 1 + jk = 10 log 1 + k 2 2 = 5 log 1 + k 2 2 ;

(

)

(

)

sea C =

1 k

>> C 2 = 5 log1 + 2 ; = 10C C 2 GpdB = 5 log 2 = 10 log(10) = 10 dB / dcada C Ahora si es una seal de ganancia de voltajes cuya funcin de transferencia sea igual a la anterior Gv = 1 + jk 1 GvdB = 20 * log 1 + jk = 20 log 1 + k 2 2 = 10 log 1 + k 2 2 ; sea C = k >> C 2 = 10 log1 + 2 ; = 10C C

(

)

(

)

2 GpdB = 10 log 2 = 20 log(10 ) = 20 dB / dcada C

82



Frecuencia de corte Se denomina as al codo que est presente en algunos diagramas de bode por ejemplo en la grfica la frecuencia de corte est indicada como C:

La localizacin de la frecuencia de corte va depender de en que seal estemos trabajando por lo que se demostrar para potencias y para voltajesSea G = Go(1 + jk ) Si G = Gp Ganancia de potencia En decibeles : GdB = 10 log Go + 10 * log 1 + jk Para estar en los puntos de media potencia la expresin 10 * log 1 + jk debe ser igual a 3dB 10 * log 1 + jk = 3dB 1 + jk = 10 0.3 1 + jk = 2 1 + k 2 2 = 2 1 + k 2 2 = 4 k 2 2 = 3 La frecuencia de corte es = C = Si G = Gv Ganancia de voltaje En decibeles : GdB = 20 log Go + 20 * log 1 + jk Para estar en los puntos de media potencia la expresin 20 * log 1 + jk debe ser igual a 3dB 20 * log 1 + jk = 3dB 1 + jk = 10 0.15 1 + jk = 2 1 + k 2 2 = 2 3 k si G = Gp

83



1 + k 2 2 = 2 k 2 2 = 1 La frecuencia de corte es = C = 1 k si G = Gv

Caracterstica de Fase Ahora vamos a observar las grficas para las caractersticas de fase de cada uno de los trminos detallados anteriormente. Para un trmino: 1 jk

k 1 jk = arctg 1 Entonces realizamos una tabla que nos permitir luego generar el grfico. Para: Para 0 Para = C = 1 / k Para Por lo tanto la grfica para este trmino es: = 0 = 45 = 90

Para un trmino:

1 1 jk

1 k = arctg 1 jk 1 Entonces realizamos una tabla que nos permitir luego generar el grfico. Para: Para 0 Para = C = 1 / k Para = 0 = 45 = 90

84



Por lo tanto la grfica para este trmino es:

Para un trmino: 0 jk

k 0 jk = arctg ; = 90 0 Por lo tanto la grfica para este trmino es:

Para un trmino:

1 0 jk

1 k = arctg ; 0 jk 0

= 90

Por lo tanto la grfica para este trmino es:

Respuesta de frecuencia en amplificadores Ahora ya conocida la forma de realizar los diagramas de Bode para distintas formas de la funcin de transferencia analizaremos la respuesta de frecuencia para los amplificadores con TBJ.

Debemos tomar en cuenta las siguientes consideraciones: En caso de que el circuito produzca desfasamiento, deber tambin aadirse la caracterstica de desfasamiento que produce este.85



-

Los elementos reactivos son los que producen la parte imaginaria de la funcin de transferencia de entrada Capacitores de salida de ajuste de ganancia La metodologa que se utiliza para demostrar la caracterstica de frecuencia en la configuracin de emisor comn es igual para el resto de configuraciones Para sacar la caracterstica de frecuencia total hay que sumar la caracterstica de fase de cada capacitor

-

A continuacin se va a realizar el anlisis de la caracterstica de fase de la configuracin en emisor comn en cada uno de los capacitores.

Caracterstica de frecuencia que produce un capacitor de entrada

Se tiene el siguiente circuito equivalente de la parte de entrada del amplificador donde se ha considerado que el generador es ideal y lo que observa este es el capacitor de base CB y la impedancia de entrada.CB

Vo+ Vin Rin

Si Vin = constante generador es ideal Rg = 0 Vo = Rin Vin X B + Rin

Vo Rin = Gv = Vin X B + Rin

86



Gv en funcin de Gv = j.C B .Rin 1 + j.C B Rin

Rin 1 + Rin j.C B

Gv =

Sea b la frecuencia de corte del capacitor de base

b =

1 C B .Rin

b 1+ j bj

Con nuestro conocimiento para realizar el diagrama de bode de la funcin de transferencia, graficamos el numerador y el denominador y despus los sumamos las pendientes para obtener la grfica total. Caracterstica de frecuencia del Numerador y denominador

De la grfica total podemos concluir que a bajas frecuencias el capacitor de base es circuito abierto mientras que a altas frecuencias a partir de la frecuencia de corte b es corto circuito.

87



Podemos concluir entonces que cuando:

= b = =

1 C B .Rin 1 1 .Rin X B

=

X BRin

X B = Rin

Caracterstica de frecuencia que produce un capacitor de salida

A partir de la ganancia del circuito incluyendo la reactancia que produce el capacitor de salida obtenemos: Gv = A = A= RC || ( X C + RL ) re + RE1

RC .( X C + RL ) (re + RE1 )(RC + X C + RL )

1 j.C + RL RC C A= . (re + RE1 ) 1 RC + + RL j.CC A= RC 1 + j.CC .RL . (re + RE1 ) 1 + j.CC .(RC + RL )

Sea C1 y C2 las frecuencias de corte del capacitor de salida entonces

C2 = C1

C1 > C2 1 = CC (RC + RL ) 1 C C RL 1+ j

RC C2 . A= (re + RE1 ) 1 + j C1Entonces realizamos la grafica del numerador y del denominador

88



Caracterstica de frecuencia del Numerador y denominador

Lo que se concluye de la grfica es que a baja frecuencia se obtiene la ganancia mxima y hasta C2 va disminuyendo; a partir de esta frecuencia la ganancia es constante pero baja. Baja frecuencia:max. A max. Vo

A=

RC re + RE1 RC || RL re + RE1

Capacitor abierto Carga en colector RC

Alta frecuencia:

A=

Capacitor cortocircuito Carga en colector Req

Comprobacin

C2 RC A= . (re + RE1 ) 1 + j C1 Para 0 baja frecuencia1+ j A= RC (re + RE1 ) ( LQQD)

Para alta frecuencia RC RC CC .RL RC .RL 1 A= . C1 = . . = (re + RE1 ) C 2 (re + RE1 ) CC .(RC + RL ) (RC + RL ) (re + RE1 ) A= RC || RL (re + RE1 ) ( LQQD)

89



Caracterstica de frecuencia sobre la carga (RL)

El anlisis anterior era en el Terminal del colector, ahora en la carga debemos tener una caracterstica semejante a la caracterstica del capacitor de entrada para poder conectarla a una siguiente etapa por lo tanto con las graficas anteriores hacemos un arreglo de tal manera que me genere el siguiente grfica.

Del anlisis del capacitor de salida hecho anteriormente obtenemos que: Cuando : = C1 = CC .(RC + RL ) 1

=

1 1 .(R + RL ) X C C

=

(RC + RL )

X C

X C = (RC + RL ) Cuando : = C 2 = 1 CC .RL 1 1 .RL X C

=

=

X CRL

X C = RL Del grfico se observ que solo se va utilizar una frecuencia de corte (C2) y potemos decir que esta frecuencia es el punto de divisin en el que el capacitor o est en cortocircuito (altas frecuencias) o est en circuito abierto (bajas frecuencias) 90



Caracterstica de frecuencia del capacitor para ajuste de ganancia

En el caso de la configuracin en emisor comn es el capacitor colocado en emisor. A partir de la ganancia del circuito incluyendo la reactancia que produce el capacitor de emisor obtenemos: A= A= Req re + RE1 + X CE || RE 2 Req 1 .R E 2 j.C E re + RE1 + 1 + RE 2 j.C E Req re + RE1 + A= Req re + RE1 + RE 2 Req re + RE1 + RE 2 RE 2 1 + j.C E RE 2 = Req re + RE1 + RE 2 + j.C E RE 2 (re + RE1 ) 1 + j.C E RE 2 Sea REeq =

A=

1 + j.C E RE 2 ; R (r + RE1 ) 1 + j.C E E 2 e re + RE1 + RE 2 1 + j.C E RE 2 1 + j.C E REeq

RE 2 (re + RE1 ) = RE 2 || (re + RE1 ) re + RE1 + RE 2

A=

Sea E1 y E2 las frecuencias de corte del capacitor de salida entonces

E1 = E2

1 C E RE 2 > E1 1 E2 = CC REeq 1+ j

Req E1 A= . re + RE1 + RE 2 1 + j E2Del anlisis anterior obtenemos que: 1 Cuando : = E1 = C E .R E 2

=

1 1 .R E 2 X E

=

X ERE 2

X E = RE 2

91



Cuando : = E 2 =

1 C E .REeq 1

=

1 .R X E Eeq

=

X EREeq

X E = REeq

Caracterstica de frecuencia del Numerador y denominador Graficando la funcin de transferencia y ubicando los valores de E1 y E1.

A baja frecuencia hasta E1 (capacitor circuito abierto) en el denominador de la frmula de la ganancia se tiene re+RE1+RE2 y para al alta frecuencia (capacitor cortocircuito) a partir de E2 se tiene en el denominador re+RE1. En el intervalo desde E1 hasta E2 no hay ni circuito abierto ni cortocircuito hay la una reactancia. Comprobacin del comportamiento del capacitor:

Req E1 . A= re + RE1 + RE 2 1 + j E2 Para 0 baja frecuencia1+ j A= Req re + RE1 + RE 2

( LQQD) 92



Para alta frecuencia Req Req Req R (r + RE1 + RE 2 ) C .R A= . E2 = . E E2 = . E2 e re + RE1 + RE 2 E1 re + RE1 + RE 2 C E .REeq re + RE1 + RE 2 RE 2 (re + RE1 ) A= Req re + RE1 ( LQQD)

Cuando se vaya a resolver ejercicios que requieran cumplir con condicin de frecuencia se recomienda graficar primero la caracterstica del emisor y ubicar sus respectivas frecuencias de corte luego dibujar las caractersticas de base y colector haciendo que coincidan las frecuencias de corte de estos con la grfica de las caractersticas de emisor segn como se desee y no ubicar entre las frecuencias de corte (E1 < < E2). Finalmente realizar la respectiva suma de las pendientes de cada caracterstica. A continuacin se muestra un ejemplo.

Como observamos en las graficas los y estn rotulados con una C, esta indica caracterstica mas no capacitor por lo tanto en el eje que esta CE lo que seala es que es la caracterstica del emisor.

93



Ejercicio

A = 20 vop = 3V RL = 7.5 k = 100

Y tenga la siguiente caracterstica de frecuencia

Asumo Rc = 1 k Req = RC || RL = 7.5k || 1k = 882.3 Asumimos resistencias de tolerancia 10 % VRC VRC RC vop Req por factor de seguridad VRC 4.08V

1k 3V VRC 3.4V 882.3 Asumimos VRC = 4.5V IC = re = VRC 4.5V = = 4.5 mA 1k RC 25mV 25mV = = 5.56 4.5mA IE Req =

882.3k = 44.12 20 A El objetivo del ejercicio es realizar la parte de respuesta de frecuencia por lo que se da poca importancia el hecho de que no sea estable termicamente. re + RE1 =

94



RE1 = 44.12 re = 44.12 5.56 = 38.56 RE1 = 39 vinp = VCE 3V = 0.15V A 20 vop + vact + vinp ; VCE 3V + 2V + 0.15V VCE 5.15V = vop

VE 1V + vinp VE 1V + 0.15V VE 1.15V por el factor de seguridad VE 1.38V VE = 2V RET = 2V VE = = 444.4 I E 4.5mA

RE 2 = RET RE1 = 444.4 39 = 405.4 RE 2 = 390 Vcc = VE + VCE + VRC = 2V + 5.15V + 4.5V = 11.65V Vcc = 12V el exceso envio a VCE para asegurar ms que el TBJ este en la reg, activa Ahora pasamos al diseo del lado de entrada para eso utilizamos la relacin IB = IC

=

4.5mA = 45A 100 Estabilidad de polarizacin

I 2 >> I B

I 2 = 450 A I1 = I B + I 2 = 45A + 450 A = 495A R2 = VB VE + VJBE 2V + 0.6V = = = 5.77 k 450 A I2 I2 Vcc VB 12V 2.6V = = 18.99k 495A I1

R2 = 5.6k R1 =

R1 = 18k Rin = RB || RinT = RB || (( + 1)(re + RE1 ) ) = 4.27 k || (101(5.56 + 39 )) = 2.2k RB = R1 || R2 = 18k || 5.6k = 4.27 k

Ahora para realizar el anlisis de frecuencia para el clculo de capacitores primero se realiza la planificacin graficando cada una de las caractersticas. 95



Planificacin

Para f B = 1kHz X B = Rin X B = 2.2k CB = 1 1 = 2. . f B . X B 2. .1kHz * 2.2k82 nF 68 nF

C B = 72.34nF Para f E 2 = 1kHz X E = REeq

X E = RE 2 || (re + RE1 ) X E = 39.99 CE =

X E = 390 || (5.56 + 39 ) 1 1 = 2. . f E 2 . X E 2. .1kHz * 39.994.7 F 3.3 F

C E = 3.98F Para f C = 1kHz X C = RL X C = 7.5k CC =

1 1 = 2. . f C . X C 2. .1kHz * 7.5k22 nF 18 nF

CC = 21.22nF Para calcular fE1 X E = RE 2 = 390 fE2 = 1 1 = 2. . X E .C E 2. * 390 * 43.98F

f E 2 = 102.54 Hz Queremos que el capacitor de base fije el codo C B = 68nF fB = 1 1 = = 1.06kHz 2. . X B .C B 2. * 2.2k * 68nF

ya que el capacitor de base fija el codo elejimos valores mayores al calculado para que estas frecuencias no varien a la de base. C E = 4.7 F CC = 22nF

96



Respuesta de frecuencia en alta frecuencia

En la regin de alta frecuencia, los elementos capacitivos de relevancia son las capacitancias interelectrdicas (entre terminales) internas al dispositivo activo y la capacitancia de cableado entre las terminales de la red. Todos los capacitores grandes de la red que controlaron la repuesta de baja frecuencia se han reemplazado por su corto circuito equivalente debido a sus muy bajos niveles de reactancia. Para el anlisis en alta frecuencia se aade el concepto de efecto Miller y como regla tenemos que para cualquier amplificador inversor, la capacitancia de entrada se incrementar por una capacitancia de efecto Miller sensible a la ganancia del amplificador y a la capacitancia interelectrdica (parsita) entre las terminales de entrada y salida del dispositivo activo. A continuacin se seala cada una de estas capacitancias en un grafico y su equivalencia por el efecto Miller.

Se tiene la configuracin en emisor comn con los capacitores de baja frecuencia en cortocircuito y considerando los capacitancias interelectrdicas.

97



Se realiza el anlisis respectivo para obtener el diagrama de bode de cada capacitor.CoA= Req || X Co re + RE1 Req .

calderón - circuitos electronicos

Documents