cadence orcad capture教程 - pudn.comread.pudn.com/downloads349/doc/project/1523727/... · 2.4...

Cadence OrCAD Capture

中文培训教程

上海银利电子有限公司 Shanghai Winnet Electronic Co., Ltd

Shanghai Winnet Electronic Co., Ltd

目录

第一章 Capture 基础知识………………………………………………3

1.1 Capture 设计流程 …………………………………………………………3 1.2 Capture 工作界面 …………………………………………………………4 1.3 Capture 常用文档类型 ……………………………………………………4

第二章设置原理图设计环境 …………………………………………5 2.1 新项目建立 ………………………………………………………………5 2.2 系统属性设置 ……………………………………………………………7 2.3 页面参数设置 ……………………………………………………………10 2.4 建立标题栏 ………………………………………………………………12

第三章新元件的建立……………………………………………………13 3.1 直接绘制元件 ……………………………………………………………13 3.2 用电子表格新建元件 ……………………………………………………19 3.3 将常用电路图保存为部件使用 …………………………………………21

3.4 将电路图中的元器件放在同一个 Lib 中 ………………………………22 3.5 特殊管脚名称的设置 ……………………………………………………23 3.6 修改已经建好的元件 ……………………………………………………24 3.7 修改元器件属性参数 ……………………………………………………24 3.8 元件库修正功能 …………………………………………………………26

第四章原理图的绘制……………………………………………………27

4.1 单页电路图的绘制 ………………………………………………………27 4.2 拼接式电路图的绘制 ……………………………………………………33 4.3 层次电路图的绘制 ………………………………………………………34 4.4 全局封装指定 ……………………………………………………………39 4.5 Transfer Occ. Prop. to Instance ……………………………………41 4.6 Hierarchy Report ………………………………………………………41

第五章设计后续处理……………………………………………………43 5.1 电气规则设置与检查 ……………………………………………………43 5.2 自动零件编序 ……………………………………………………………48 5.3 网络表的产生 ……………………………………………………………51 5.4 元件清单输出 ……………………………………………………………55

附录：Capture 快捷键一览表…………………………………………58

/ 2 63


第一章 Capture 基础知识

1.1 Capture 设计流程

Capture 原理图设计工具是世界著名的原理图输入解决方案，针对设计一个

新的模拟电路、修改现有的一个 PCB 的原理图，或者绘制一个 HDL 模块的方框图，

Capture 都提供了设计所需要的全部功能。其设计流程从新建设计项目开始，设

置原理图设计环境，新建元器件、绘制原理图和设计后续处理。

建立新项目

设置设计环境

搜索元件

新建元件

摆放元件

电气线连接

定义封装

DRC

元件编序

网络表产生

零件清单

找到找到

/ 3 63


1.2 Capture 工作界面

Capture 有三个主要的工作窗口：

1、项目管理窗口：管理与电路设计相关的原理图，调用的各种元件和生成

的各种输出文件。

2、原理图编辑窗口：相当于一张图纸。

3、信息查看窗口：用于显示相关操作的提示或出错信息。

原理图编辑窗口

项目管理器

信息查看窗口

1.3 Capture 常用文档类型

*.dsn—电路图文件

*.opj—项目管理文件

*.olb—图形符号库文件

*.lib—仿真模型描述库文件

*.dat—网络表文件

/ 4 63


第二章设置原理图设计环境

2.1 新项目建立

2.1.1 点选菜单：File>New>Project 或者点击工具按钮，出现下面窗体：

Name：项目名称，产生 DSN 文件的名称；

Analog or Mixed-signal Circuit：本项目可以进行数/模混合仿真；

PC Board Wizard：本项目可以用于印刷版图设计；

Programmable Logic Wizard：本项目用于可编程器件的设计；

Schematic：本项目只进行原理图设计；

Location：项目保存路径。

/ 5 63


2.1.2 输入项目名称、选择设计用途、设置保存路径，点击 OK 即可完成新项目

的建立 ,如下图：

/ 6 63


2.2 系统属性设置

2.2.1 执行菜单：Options > Preferences…，出现下面窗体：

Colors/Print：颜色显示设置与打印设置；

Use Defaults：使用软件默认值。

/ 7 63


2.2.2 Grid Display（格点显示效果设置）

Schematic Page Grid:电路图编辑页面格点

Visible:格点是否显示

Grid Style:格点显示形式

Grid Spacing:器件管脚之间的格点数目

Pointer snap to grid：自动抓取格点

Part and Symbol Grid:元器件编辑页面格点

2.2.3 Pan and Zoom（画面移动速度和缩放比例设置）

Zoom Factor：缩放比例，即点击 Zoom In 或 Zoom Out 时放大或缩小的倍数

Auto Scroll Percent：当画线或移动元件到页面边缘时窗口自己卷动的速度

/ 8 63


2.2.4 Select（选择）

Intersecting:当鼠标画框选择元件时，只要选到元件的一部分就选中该元件

Fully Enclosed：当鼠标画框选择元件时，需要选到元件的全部才能选中该元件

Maximum number:设定多少以前元件被选取拖拽时，能将元件的原始线条结构显

示出来

2.2.5 Miscellaneous（杂项）

/ 9 63


Undo：在保存文档时清除 Undo/Redo 纪录。

Text Renderung：使用 True Type 字体。

Auto recover: 使用文档自动恢复功能。

Automatically reference placed:在放置器件时自动产生元件序号，否则元件

序号为：“？”。

Preserve reference on copy: 复制元件时是否保留元件序号

Intertool Communication：原理图与 PCB 互标高亮网络或器件。

Wire Drag: 设定是否允许对象搬移时造成电器线联机关系更改。

2.3 页面参数设置

2.3.1 在原理图绘制页面下，执行菜单：Options > Schematic Page〉 Properties

出现下面窗体：

Units:单位

Inches:英寸

Millimeters:毫米

New Page Size:选择页面的大小，可以选择 Custom 自定义页面的大小。

/ 10 63


2.3.2 Grid Reference（页面边缘格设置）：

Horizontal:设置水平图边框

Vertical:设置垂直图边框

Alphabetic:设置编号以字母来显示

Numertic:设置编号以数字来显示

Ascending:编号顺序递增

Descending:编号顺序递减

Border Visible:设置边框是否显示或打印

Grid Reference Visible:设置边框参考格位是否显示或打印

Title Block Visible:设置标题栏是否显示或打印

/ 11 63


2.4 建立标题栏

2.4.1 设置标题栏

选择菜单 Options>Design Template 的 Title Block 标签页。

注意:Title Block Name 所填写的名称必须与 CAPSYM 库中标题栏的名称相同。

2.4.2 放置标题栏

选择菜单 Place>Title Block….，选择需要放置的 Title Block 类型，点击 OK 后

即可将其摆放在原理图编辑页面。

/ 12 63


第三章新元件的建立

3.1 直接绘制元件

3.1.1 在原理图绘制页面下，执行菜单：File > New > Library,

3.1.2 在新增的Library1.olb的名称上按鼠标右键即会出现新增组件(New Part)

的选项,如下图所示:

/ 13 63


3.1.3 选取New Part选项来编辑一个新的组件,出现如下窗口来设定你所需要的

元件

母

基本形式或等效形式表示

g:一个封装下面有几个元件

:多个 Part 外形不完全相同

n Number Visible:元件管脚是否显示

例,详细介绍建立新元件的步骤.输入将要建

的元件名称等详细信息,点击 OK.

Name:新建元件名称

Part Reference Prefix:元件序号的开头字

PCB Footprint:新建元件的封装类型名称

Create Convert View:采用

Multiple Part Package:

Part Per Pk

Package Type:

Homogeneous:多个 Part 外形完全相同

Heterogeneous

Part Numbering:

Alphabetic:元件序号以英文显示

Numeric:元件序号以数字显示

Pi

在这里我们以建立一个 7400 元件为

立

/ 14 63


3.1.4 绘制器件外形：选择右边工具栏中的绘制线段工具，绘制出器件外形.

3.1.5 在右边的绘图工具栏中选择画圆弧工具,在图形编辑区域按下左键决定弧

形中心的位置,再拖曳鼠标,绘制出半弧形.

/ 15 63


3.1.6 用画单一线条或画连续线段工具把其他线段画好,图形绘制结束后如下图

所示:

>“Pin”，或选择右边工具栏中的或 ,来放置与编辑

元件管脚 .

3.1.7 添加器件管脚：

单击“Place”

/ 16 63


3.1.8 放完 PIN 后，将所有管脚选中，点击右键选择 Edit properties 来编辑管

脚属性

3.1.9 即可。

3.1.10 在菜单中选择 View，在下拉菜单中选择 Next Part.

在弹出的窗体中编辑管脚的相关属性，编辑完毕后单击 OK

/ 17 63


3.1.11 在新弹出的窗体中出现一个与上一个一样的元件部分，重复上述动作即

可将 7400

单中选择 View，在下拉菜单中选择 Package., 即可显示出所有组件

的内容。

所用的剩余两个部分（C、D）创建完成。

3.1.12 在菜

/ 18 63


3.1.13 在菜单中选择 Edit ，在下拉菜单中选择 Properties., 即可在窗体中直

接输入修改 Pin Number, Pin Name 等相关信息，点击 OK 即可。

3.2 用电子表格新建元件

3.2.1 选择元件库 Library2.olb,单击鼠标右键选中“New Part From

eedsheet”,如图所示:

Sp

/ 19 63


3.2.2 打开“New Part From Speedsheet”对话框，如图所示可以直接拷贝 Excel

PDF 文档的数据。

或

3.2.3 Save 生成新元件：

/ 20 63


3.3 将常用电路图保存为部件使用

3.3.1 在电路图编辑窗口中选中将要保存的电路部分：

Export Selection 对话框，输入 NAME

和保存地址，点击 OK 即可保存该部件。

3.3.2 点击 File>Export Selection，弹出

/ 21 63


3.3.3 点击 File>Import Selection，弹出 Import Selection 对话框，选择将

要放置的部件后单击 ok,即可在原理图页面上放置该部件．

3.4 将电路图中的元器件放在同一个 Lib 中

3.4.1 新建元器件库，单击电路图项目管理器中的 Design Cache,选中第一个元

,之后按住“Shift”选中后一个元件。

件

/ 22 63


3.4.2 在 Edit 中选择 copy,然后选中新建的元件库，点击粘贴，右键选择“Save

as…”,保存即可．

3.5 特殊管脚名称的设置

称

我们只需要在名字的每个字母后面加 \ 即可,如 R\E\S\E\T\:

在新建元件的过程中间,我们可能会编辑一些如图所示的管脚名

/ 23 63


3.6 修改已经建好的元件

在电路元件编辑区（*.olb）中执行 Options,在下拉菜单中选择 Package

Properties,弹出新建元件时的窗口，在这里即可修改相关的属性。

未摆放之前单击鼠标右键选择”Edit Properties”,进入属性

编辑对话框。

3.7 修改元器件属性参数

3.7.1 取出元件

/ 24 63


Part Value 设置元件名称

Part Reference 设置元件序号

Private 设置该元件为基本组件或非基本组件

Power Pins Visibles 设置显示该原始的管脚

”Edit Properties”,或在元

上双击,弹出” Properties Editor”对话框

Graphic 设置在图面上所显示的模式

Packing 设置元件采用何种封装形式

PCB Footprint 设置元件封装形式

3.7.2 元件摆放完成后选择元件,鼠标右键,选择

件

lay 按钮将打开设置属性参

方式。

lete Porperty:删除选中的属性参数。

New:打开新增属性参数对话框为选种的元素新增一个用户定义参数。

Apply:编辑修改属性参后按 Apply 按钮即可更新电路图中电元素的属性数。

Display:选中电路元素的一项属性参数后，点击 Disp

数显示方式的对话框，设置属性参数的显示

De

/ 25 63


3.8 元件库修正功能

点击 Accessories>LibCorrectUtil> Library Correction Utilty,弹出如下窗

Select Library for Correction:选择需要修正的元件库；

脚名

的管脚编号和管脚名

称由小写更改为大写

ke All Power Pins Visible: 使所有的电源管脚可见

口。

Verify/Correct Library components With… :校验并改正丢失的管脚编号和管

称

Change the Pin name and number to uppercase: 把所有

Ma

/ 26 63


第四章原理图的绘制

project 后，进入 Schematic 窗口，则在窗口右边会出

4.1 单页电路图的绘制

4.1.1 按照 2.1 所示新建

现下图的工具栏：

4.1.2 放置元器件

4.1.2.1 Place part（放置元器件）

点击 Place part 快捷按钮或点击 place>part 将调出如下对话框：选中元

器件后点击 OK,即可在原理图编辑页面放置元器件.

/ 27 63


4.1.2.2 添加元件库

在摆放器件界面下点击 Add Library…就可以方便地添加所需器件库

4.1.2.3 搜索元器件

在摆放器件界面下点击 Part Search…可以在整个文件夹下面的所有元器件库中

搜索想要的器件

/ 28 63


4.1.3 放置电源和地

点击 place>power 或，将调出如下对话框：选中电源或接地后点击 OK,即可

在原理图编辑页面放置电源或接地.

4.1.4 导线的连接

点击 Place>Wire 或，即可在原理图编辑页面连接导线。

注:在走线时,按住 Shift 键可以画任意角度的线段

/ 29 63


4.1.5 总线的连接

4.1.5.1 在绘制电路图的过程中,如果数据线过于复杂则会无法分辨数据位置

4.1.5.2 先放置一小段导线

注意：可以使用快捷键 F4 重复放置导线。

/ 30 63


4.1.5.3 BUS 线在与 Net 连接时必须要用 Bus entry 与 Net 相连后再与 BUS 线连

接。点击 Place>Bus Enty 或，放置总线支线。

4.1.5.4 点击 Place〉Net Alias 或，调出 Place Net Alias 对话框。

/ 31 63


4.1.5.5 在 Alias 对话框中输入要定义的名称，然后点击 OK 退出对话框，把鼠

标移动到你要命名的连线上，点击鼠标左键即可。 BUS 内的 NET 连结还是通过

Net 上的 Net alias 来完成的.

4.1.5.6 点击 Place〉Bus 或，画好 Bus 线，并添加总线网络标示。

注意：总线网络标示的三种方式:DATA[15..0], DATA[15:0], DATA[15-0]

/ 32 63


4.1.5.7 若直接将 Net 与 BUS 连接在一起会出现 “节点”（Junction）表示所

有的 Net 将为同一 Net，即短路在一起。

4.2 拼接式电路图的绘制

4.2.1 按照 2.1 所示新建 project 后，项目管理器窗口如图所示,与单页式电路

图的项目管理窗口相同,在该窗口中按照下面步骤即可生成多页式电路图.用户

可以按照 4.1 介绍的方法编辑电路图.

/ 33 63


4.2.2 点击 Place Off-page connector(分页图纸间的接口)按钮 ,弹出如下

Place Off-page connector

按照 2.2 节所示方法新建 project 后，项目管理器窗口如图所示,与单页

按照 4.1 节所示方法绘制除子电路框图以外的元器件符号,包括电源和

窗体,选择要放置的接口,放置在电路图页面即可.

表示不同电路图页面之间电路的连接性.

4.3 层次电路图的绘制

4.3.1

式电路图的项目管理窗口相同.

4.3.2 根层次电路图的绘制

4.3.2.1

接地符号

/ 34 63


4.3.2.2 选择执行 Place> Hierarchical Block 命令,或点击 ,调出如右图所

示 Place Hierarchical Block 对话框.

Implementation Type：

None:不附加任何

Path and Filename:指定该电路图的存盘路径，不指定也可

Reference：阶层模块在原理图上的编号

Implementation 参数

Schematic View :与电路图连接

VHDL :与 VHDL 硬件描述语言文件连接

EDIF :与 EDIF 格式的网络表连接

Project :与可编程逻辑设计项目连接

Pspice Model :与 Pspice 模型连接

Pspice Stimulus 与 Pspice 仿真连接

Implementation Name:指定该电路图所连接的内层电路图名

/ 35 63


4.3.2.3 完成上图各项参数设置后,点击 OK 后,对话框自动关闭,同时 Page

Editor

鼠标左键即绘制好子电路框图.

4.3.2.4 根层次电路图引出端的绘制

放置阶层管脚时，必须首先保证该阶层被选中,点击 Place> Place Hierarchical

Pin 或

窗口里的光标边成十字光标,在确定需要放置子电路框图的地方点击鼠标

左键,确定框图的一个顶点.随着鼠标的拖动,出现一个矩形,当大小合适时,松开

，调出下示对话框：

Name

Type

端

,无方向

：阶层管脚的名字

：

Input:引出端为输入端

Bidirectioncal:引出端为双向信号

Output::引出端为输出端

Open Collector:引出端为集电器开路输出端

Passive:引出端为无源端

3-Siate:引出端为三态输出端

Open Emitter:引出端为发射极开路输出端

Power:引出端为电源端

Width：对于数字电路，阶层管脚是否数字总线

/ 36 63


4.3.2.5 完成上图各项

击鼠标右键执行

照上述方法一一放置,也可以在放置完第一个端口后

继续移动光标并在不同的位置点击鼠标左键,放置电路图引入端.放置好所有所

需端口后,选中所有端口,执行 Edit>Property 命令,出现属性编辑器端口,用户

可逐一对端口进行设置.

参数设置后,点击 OK 后,对话框自动关闭,在需要放置电

路图引入端的地方点击鼠标左键,即可在该处放置一电路图引入端.放置之后点

End Mode,结束当前引出端的放置.

对于放置多个端口,可以按

4.3.2.6

点击

分层电路端口的绘制

Place Hierarchical Port 放置端口，调出如下对话框：

/ 37 63


完成上图各项参数设置后,点击 OK 后,对话框自动关闭,在需要放置分层电路端

键执行

照上述方法一一放置,也可以在放置完第一个端口后

继续移动光标并在不同的位置点击鼠标左键,放置电路图引入端.放置好所有所

需端口后,选中所有端口,执行 Edit>Property 命令,出现属性编辑器端口,用户

可逐一对端口进行设置.

口的地方点击鼠标左键,即可在该处放置一分层电路端口.放置之后点击鼠标右

End Mode,结束当前分层电路端口的放置.

对于放置多个端口,可以按

电路图的绘制

选中层次电路图方块，双击左键，弹出如下查窗体，设置页面名称，这是在该层

次上新建电路图页面，在该对话框中输入新电路图的名称，点击 OK，进入原理

图编辑页面。

4.3.3 下一层次

/ 38 63


在页面上自动出现四个分层电路端口符号，其末名称和属性与上一层次框图中四

个引出端的名称、属性一一对应，在此基础上可按照所述步骤完成电路图的绘制。

4.4 全局封装指定

4.4.1 选中项目管理器中的(*dsn),执行 Edit>Browse>Parts,出现右下显示的窗

体:

/ 39 63


4.4.2 在表中选择需要修改的元件,可以结合 Shift 或 Ctrl 键集体选择,然后执

行菜单 Edit>Properties,出现如下窗体

4.4.3 在 PCBFootprint 栏中输入相应的元件封装名称

/ 40 63


4.5 Transfer Occ. Prop. to Instance

点击 Accessories>Transfer Occ. Prop. to Instance>Push Occ. Prop. to

Instance ,弹出如下窗口:

若要把元件的编号和 PCB footprint 属性由 occurrence 转换为 instance，选

择第一个单选按钮并点击 OK。

若要移除设计中的所有 occurrence 属性，并将设计的首选属性转换为

instance，选择复选框钮并点击 OK。

若要将 flat nets 的 occurrence 属性转换为 schematic nets, 选择 “the

Transfer flat net properties to schematic net properties “单选按钮并

点击 OK。

4.6 Hierarchy Report

4.6.1 Hierarchy Report 包括两个命令 Export Hierarchy 和 Export Hierarchy

With Parts 使用 Export Hierarchy 命令可以产生一份描述设计层次结构的报告.

该命令生成一份罗列设计中所有的电路图页的 TXT 格式的文本并将其存放在项

目管理器的 Outputs 文件中。

/ 41 63


4.6.2 使用 Export Hierarchy With Parts 命令可以产生一份描述设计中所有的

层次结构并罗列设计中包括的所有元件的报告. 该命令生成一份罗列设计中所

有的电路图页及其所包括的所有元件的 TXT 格式的文本并将其存放在项目管理

器的 Outputs 文件中。

/ 42 63


第五章设计后续处理

5.1 电气规则设置与检查

5.1.1 左键选中项目管理器（*.dsn）；点击 Tools>Design Rules Check 或按

钮，调出如下设置对话框，该对话框包含“Design Rules Check”和“ERC

Mateix”两个标签页。在“Design Rules Check” 标签页，选择所需检查的选

项（如下图所示）

Scope：

Check entire design：完整的电路图系规则检查（即 DRC 检查整个原理图）

Check Selection：选取电路图系中的电路图规则检查（DRC 只检查你选择

的一页或几页电路图）

Mode：

Use instances(preferred)：使用“样本原型”（建议）（所有实体）

Use occurrences:使用“引用”（所有事件）

Action：

Check design rules：进行 DRC 规则检查；

Delete existing DRC marker：删除 DRC 检测在电路图上形成的标示符，不

进行实质的 DRC 检查；

Report：

Create DRC markers for warnings：在错误的地方放置警告标志

/ 43 63


Check hierarchical port connection：检测阶层式电路图端口连接性，即

电路方块图 I/O 端口与其内层电路

电路图 I/O 端口是否匹配

Check off-page connector connection：检测分页图纸间电路端口连接器

是否匹配

Report identical part references：报告同样的元件序号

Report invalid packaging：报告无效的封装

Report hierarchical ports and off-page connectors：报告所有的电路

端口连接器及电路图 I/O 端口

Check unconnected net：检测未连接的网络

Check SDT compatibility：检测对于 SDT 文件的兼容性

Report all net name：报告所有网络名称

View Output 输出检查结果

5.1.2 当我们执行完 DRC 后在档案中会出现一个*.drc 的文字报告文件。

这份*.drc

档案是一个文字叙述的档案：

/ 44 63


5.1.3 规则检查矩阵

Y 轴的项目代表该连接的端点；斜边上的各项代表该行所连接的端点；行与交叉

的方块表示该行的端点与该列的端点相连接时，程序将作何反应。

5.1.4 定位 DRC 出错的地方

左键选中项目管理器中的（*.dsn），执行 Edit > Browse > DRC Markes 选项 ,

出现如下 List:

/ 45 63


5.1.5 找出未连接的信号线

5.1.5.1 在 Design Rules Check 选择 ERCMatrix 窗口将 Unconnected 全部改为

Error.

5.1.5.2 选项打勾

回到 Design Rule Check 窗口将 Check Unconnected Nets

/ 46 63


5.1.5.3 执行后即会产生一份文字说明未连接的信号线

理器中的（*.dsn），执行 Edit > Browse > DRC Markes

选项 ,出现如下 List:

5.1.5.4 左键选中项目管

/ 47 63


5.1.5.5 双击未连接的 Pin,画面会跳至电路图未连接的信号，如下图：

5.2 自动零件编序

5.2.1 点击 Tools>Annotate 或按纽，调出如下对话框：

/ 48 63


Update entire design：更新整个设计

加排序

端口的序号上的图纸编号

Reset reference numbers to begin at 1 each page：编号时每张图纸都从 1

not change the page number：不要改变图纸编号

一定是依序编列的，但编序完成后其数字即为一

连串的数字，如下图所示：

Update selection：更新选择的部分

Incremental reference update：在现有的基础上进行增

Unconditional reference update：无条件进行排序

Reset part reference to “?”：把所有的序号都变成“？”

Add Intersheet References：在分页图纸间的端口的序号加上图纸编号

Delete Intersheet References：删除分页图纸间的

Combined property：把对话框中的属性相结合

开始

Do

5.2.2 在编序完成前起其数字不

5.2.3 Back Annotate 工具的使用

ile）可以由后端 PCB 设计软件生成，也可以按照

5.2.3.1 互换文件的作用

调用 Back Annotate 工具，可以根据一个称为“互换文件（Swap File）”的 ASCII

码文件中的规定和设置，同时修改、互换电路中一部分元器件的引线编号,对调

逻辑门等。互换文件（Swap F

基本格式自己编写和修改。

/ 49 63


5.2.3.2 互换文件的基本格式

1）互换文件中的每一行描述一个互换或修改动作。每一行的饿开始为描述动作

关键词有四个;

号“；”引导的为注释内容。注释内容可以独占一行，也可放在一行的

建议互换文件采用.WSP 为扩展名。

一个参数描述的元器

器件编号是包含多个门的集成电路封装号，则其中每

参数可以是引线名称，也可以

数描述的元器件

改换为由第三项参数描述的引线。

U5 改为U8，第二行的作用

类型的关键词，此后为互换的内容。互换文件中可采用的

2）关键词和互换内容描述之间可加空格或制表符 TAB;

3）以分

后面;

4）

5.2.3.3 在互换文件中可以采用下述四个关键词

CHANGEREF：该关键词后面需跟两个参数项。其作用是将第

件编号改为由第二个参数描述的编号,该关键词可省略。

GATESWAP：该关键词后面需跟两个参数，其作用是将两个参数描述的元器件的编

号互换。如果互换的两个元

个门单元的编号均互换。

PINSWAP：该关键词后面需跟三个参数，其作用是将由第一项参数描述的元器件

中的两个引线编号互换。第二项参数和第三项参数描述的是互换编号的两根引

线，当然。这两根引线的类型必须是相同。这两项

是引线编号。若为引线名称需将其放在双引号。

CHANGEPIN：该关键词后面的参数个数、类型和注意事项与上述 PINSWAP 的相同。

两者的区别仅仅在于作用不同。CHANGEPIN 的作用是将第一项参

中由第二项参数描述的引线

5.2.3.4 互换文件的生成

下面互换文件中第一行的作用是将电路只能感的编号

是将U1C改为U2A。该行中分号引线的是注释内容。

CHANGEREF U5 U8

U1C U2A ;本行中的关键词 CHANGEREF 已经省略

下述互换文件中第一行的作用是将电路中编号为U5B的元器件中名称为D0 和D1

的两根引线的名称互换，第二行作用是将编号为U3 的元器件中 5 号和 6 号的两

根引线的编号互换。

/ 50 63


PINSWAP U5B “D0” “D1”

PINSWAP U3 5 6

下述互换文件中地一行的作用是将编号为U5B的元器件中名称为D0的引线的名称

改元器件中 5号引线的编号改为 6号。为D1。第一行的作用是将编号为U3 的

ANGEPIN U3 5 6

切换到项目管理器选择项目,点击

设置好替换文件的路径后点击”确定”,即可完成替换.

5.3 网络表的产生

在制作网络表之前，必须确认以下事项：

CHANGEPIN U5B “D0” “D1”

CH

5.2.3.5 互换文件的调用

将互换文件写好后保存为.WSP 格式,

Tools>Back Annotate”,弹出如下窗体:

/ 51 63


１）元件序号是否排列

２）电路图是否经过 DRC 检查

３）属性数据是否完整，每个元件是否有元件封装

Tools>Create Netlist…或点击，调出如下对话框：

VHDL:VHDL 语言格式的网络表

Other ：其他格式的网络表，包含：PowerPCB、Protel、P-CAD Zuken 等

PCB Editer :Allegro 软件网络表格式

EDIF200:标准化的网络表格式

INF:DOC 版 OrCAD 软件网络表格式

Layout: OrCAD Layout 软件网络表格式

Pspice: Pspice 电路模拟软件网络表格式

SPICE:标准电路模拟软件网络表格式

Verilog: Verilog 模拟软件网络表格式

/ 52 63


5.3.1 输出 Allgero 格式的网络表，在对话框中选择 PCB Editor 的产生方式。

PCB Footprint：指定 PCB 封装的属性名； Create PCB Editor Netlist：只是产生 Allegro 格式的 Netlist 文件; （在第一次导 netlist 时要先在 Setup 里进行一个路径的设定，以便顺利抓取

SDT.CFG 这个文件,并指定备份类型的数目。）

Netlist File：指定输出网络表的存放路径；

/ 53 63


Create or Update PCB Editor Board：产生或更新 Allegro 网络表。选中该选项后下

的各项内容高亮可选。

面

Input Board：指出需要更新网络表的板子的存放路径； Output Board：指出新产生或更新后板子的存放路径； Allow etch removal during Eco：再次 Netlist 时，是否允许把原来没用的 ETCH 删

Place changed 放置参数设定。

。 Never：把原来放置的零件全部拿掉，Netlist 后重新摆放零件。

etlist 的文件还可以设定直接进入 Allegro 中将板子打开（Netlist 要完

无误）。

o not open board file: 只是产生 netlist，不在 PCB Editor 中打开板子；

B Editor Board，点击确定，即可弹出如下窗

体提示项目将被保存并产生 Netlist.

掉。：是针对第二次导入 Netlist 时，零件

Always:全部放置在原先的位置上。 If same symbol:当新旧零件包装相同时可以做替换，而且位置相同

Board Lanunching Option：在这里选择在哪个 Layout 工作界面打开板子。在这里

不仅产生 N整

Open Board in Allegro PCB Editor：在 Allegro PCB Editor 中打开板子； Open Board in OrCAD PCB Editor：在 OrCAD PCB Editor 中打开板子； D 5.3.1.1 若不选中 Create or Update PC

/ 54 63


点击确定，即弹出如下窗体：开始产生网络表。若原理图正确，产生网络表完成，

项目管理器中产生如下三个.dat 格式的网络表文件。在

若原理图有错误，则会弹出如下窗体提示出错无法产生网络表，需对原理图文件

行修改。

Allegro 网络表,并打开所选择的 PCB Editor,此时网络表已经导入 PCB Editor 中。

进

5.3.1.2 若选中 Create or Update PCB Editor Board，点击确定，可以产生或更新

/ 55 63


5.3.2 其他网络表格式

Part Value:指定在生成网表文件中采用元器件 Part Value 中的属性参数。默认

设置为（Value），即采用元器件值。

PCB Footprint:指定在生成的网表文件中显示元器件封装信息的属性参数。默认

设置为（PCB Footprint），即封装形式。

Formatters:不同格式网表文件中具体格式规定由Formatters文本框中的dll格

式文件确定。用户生成某种格式网表文件时，必须首先从其下方列

表框中选用相应的格式文件。

Option：生成不同格式网表文件时需要设置的内容各不相同。在 Formatters 文

本框中选顶格式文件后，Option 一栏将列出生成该网表时需要的选项。

有一部分格式网表文件不需要设置选项，则 Option 一栏为空白。

Netlist File1:设置存放连接网表的文件名和路径。按默认设置，网表文件名与

电路设计文件名相同，并位于同一个路径下。扩展名采用 NET。

Netlist File2：有些格式的连接网表在生成网表文件时，还同时生成另一个文

件。例如对 SPICE 生成网表文件时同时生成一个印像文件。

/ 56 63


在 Capture 中，可以生成多种格式的网络表（共 39 种），以满足各种不同 EDA 软

件的要求。

Allegro:直接选择 PCB Editer 输出网络表，或者在 Other 里面选择

“Telesis.dll”

OrCAD Layout:直接选择 Layout 输出网络表

PowerPCB:直接选择 PowerPCB 输出网络表或在 other 里选择“pads2k.dll”或

“padspcb.dll”

Protel: 在 other 里选择“tango.dll”

P-CAD: 在 other 里选择“pcad.dll”

Mentor:直接在菜单 Accessorice>Mentor>Mentor Netlist

在对话框中选择您需要的 EDA 软件格式，设置完成后点击确定即可生成相应的网

络表。

/ 57 63


5.4 元件清单输出

5.4.1 点击 Tools>Bill of Materials…或，产生材料清单，弹出如下对话框：

Line Item Definition：定义材料清单的内容

Header:设置输出 BOM 表的第一行内容,”\t”为一个 Tab 分割

Combined propertystring:设置输出 BOM 表的每一行内容,包括元件的那些属性

Place each part entry on a separate：材料清单中每个器件信息占一行

Open in Excel：产生以 Excel 表格格式的 BOM

Include File：在材料清单中是否加入其他文件

注意：添加显示内容的格式: \t{属性名}

/ 58 63


5.4.2 制作交互参考表

点击 Tools>Cross Reference…或，产生交互参考报表，调出如下对话框：

/ 59 63


Sort output by part value, then by reference：

先报告 Value 后报告 reference，并按 value 排序

Sort output by reference designator, then by value：

先报告 reference 后报告 Value，并按 reference 排序

Report the X and Y coordinates of all parts：报告器件的 X、Y坐标

Report unused parts in multiple part packages：

报告一个封装里没有使用的器件

/ 60 63


附录：Capture 快捷键一览表

快捷键功能说明

F1 进入辅助说明

F4 重复动作

F5 重画画面

F7 录制宏指令

F8 执行宏指令

F9 设定宏指令

B 或 Shift+B 画总线

C 将光标所指位置设定为画面中心

E 或 Shift+E 放置总线进出点

H 左右翻转

I 放大窗口

J 或 Shift+J 放置接点

P 或 Shift+P 放置零件

R 旋转图件

T 或 Shift+T 放置文字

V 上下翻转

W 或 Shift+W 连接线路

Y 或 Shift+Y 画多折线

Shift+A(点选 Hierarchical

Port) 往上层（指 Hierarchy）

Shift+D(点选 Hierarchical

Block) 往下层（指 Hierarchy）

Ctrl+A 选取组件

Ctrl+C 复制

/ 61 63


Ctrl+Shift+C 复制图片

Ctrl+T 切换显示格点

Ctrl+V 贴上

Ctrl+X 剪下

Ctrl+S 存档

Ctrl+P 打印

Ctrl+Z 复原

Ctrl+G 跳跃

Ctrl+F 找寻

Ctrl+U 解除群组

Ctrl+N 查看下一个零件包装

Ctrl+B 查看上一个零件包装

快捷键功能介绍

Ctrl+R(Part 时用，而 Place

Part 时只要按 R）将选取之零件旋转

Ctrl 按住不放+鼠标左键复制工作群组

PgUp 上移半个窗口

Ctrl+PgUp 左移半个窗口

PgDn 下移半个窗口

Ctrl+PgDn 右移半个窗口

Shift 按住不放+鼠标左键搬移工作群组(Drag Mode)

按住不放+鼠标左键搬移工作群组(Break Mode)

对已有的 Junction 上重复做摆

一个 Junction 的动作即可自动消

失原来的 Junction

Delete Junction（另类方式）

先按住 Tab 不放，以鼠标左键一

次按一下（按在同一个重叠对象

上）即可轮流切换选取模式。

在重叠之对象中切换各种选取情形

/ 62 63


上海银利电子有限公司

地址：上海市漕宝路86号光大会展中心F座2802-2804

邮编： 200235

电话：021-64325665，64325667

传真：021-64325911

电子邮件：[email protected]

网址：www.winnet.com.cn

上海银利电子有限公司深圳办事处

地址：深圳市福田区深南大道7002号财富广场B座13H

邮编：518040

电话：0755-88283096

传真：0755-88283096-106

/ 63 63

cadence orcad capture教程 - pudn.comread.pudn.com/downloads349/doc/project/1523727/... · 2.4...

Documents