cadence allegro /orcad pcb si用...

TDK Corporation Passive Application Center

July 30, 2015

Cadence® Allegro® /OrCAD® PCB SI用電子部品モデル

ver. 2015.07

Copyright© 2015 TDK Corporation. All rights reserved. - 1 - 2015.07 K.E PAC

ご注意

※Cadence，AllegroおよびOrCADは，Cadence Design Systems, Inc.の登録商標です．

< データの適用範囲 > 本ライブラリに記載のデータは，温度25℃，直流バイアスなし，小振幅動作のときの代表値です．従って，この条件から大きく異なる場合は適切な結果が得られないことがあります．

< TDKシミュレーションモデル使用条件 > (1) シミュレーションモデルの記載内容について本シミュレーションモデルの記載内容は参考値です。製品の詳細な特性につきましては納入

仕様書をご参照ください。 (2) 免責について本シミュレーションモデルの情報に起因する損害等について、TDK株式会社およびその子会

社は一切その責を負いません。 (3) 著作権、無断転載禁止について本シミュレーションモデルの著作権はすべてTDK株式会社にあります。本シミュレーションモデ

ルを許可無く再配布および転載することを禁じます。 (4) 改良予告について本シミュレーションモデルの記載内容は，改良等のため予告なく変更することがあります。 (5) 不保証 TDKおよびその子会社は、TDKシミュレーションモデルに関し、明示・黙示を問わず、正確性、

商品性、特定目的への適合性を含む一切を将来にわたり保証いたしません。 (6) 使用条件への同意について本シミュレーションモデルを使用された場合には，当該使用条件に同意したものと見なします。


本ライブラリについて(1) < 本ライブラリの特徴 > • 部品の内部構造や材料特性を考慮した等価回路モデルを用いており，実際の部品特性を回路

シミュレーションに取り込むことが可能． < 本資料の記載内容について > 本資料は，以下の環境を前提に記述されております．・OS：Windows 7 ・Allegro PCB SI 16.6 ご使用のOSやAllegroのバージョンが異なる場合，画面表示や操作手順が本資料の記載内容と異なることが予想されます．予めご了承ください．

< Cadence Allegro/OrCAD PCB SIについてのお問合せ先 >

日本ケイデンス・デザイン・システムズ社： http://www.cadence.co.jp/contact/

http://www.cadence.co.jp/contact/


本ライブラリについて (2) < 本ライブラリに含まれるファイル > 本ライブラリは，以下のファイルより構成されております．・tdk_chip_beads.dml チップビーズの等価回路モデルデータ・tdk_common_mode_filters.dml コモンモードフィルタの等価回路モデルデータ・tdk_3_terminal_filters.dml ３端子フィルタの等価回路モデルデータ・tdk_3_terminal_feed_through_multilayer_ceramic_capacitors.dml ３端子貫通型MLCCの等価回路モデルデータ・tdk_pulse_transformers.dml パルストランスの等価回路モデルデータ

< ご注意 > コモンモードフィルタ（tdk_common_mode_filters.dml），パルストランス（tdk_pulse_transformers.dml）は，SPB16.6 S029以降のバージョンでご使用ください．


インストール方法 < Zipファイルの解凍 > ① zip形式のインストールファイル（例：tdk_library_for_allegrosi_v201507.zip）を解凍し，任意のディ

レクトリに保存します．

< ライブラリフォルダの登録> ① SigXplorerのAnalyzeメニューよりModel Browser...を選択し，SI Model Browserウィンドウを開き

ます． ② Set Search Pathボタンをクリックすると，Set Model Search Pathウィンドウが開きます． ③ Add Directory....ボタンをクリックして，解凍したライブラリのフォルダパスを登録します． ④ 登録が完了すると，SI Model Browserウィンドウに使用可能なモデル名が表示されます．

①Analyze>Model Browser... ③Add Directory....ボタンをクリックしてライブラリフォルダを登録

②Set Search Pathボタン

④使用可能なモデル名が表示される


ライブラリの使用方法

< モデルの配置 > ① スケマティック上で右クリックし，Add Element...を選択するとAdd Element Browserが開きます

ので，配置したいモデルを選択して，スケマティック上に配置します． ② モデルのピン配置については，次頁をご参照ください．

①右クリック>Add Element... ②モデルを選択 ③スケマティック上に配置


モデルのピン配置 (1)

カテゴリシリーズピン番号シンボル

チップビーズ MMZ MPZ HFxxACC

３端子フィルタ ACH

YFF

３端子貫通型MLCC

CKD

< ピン番号について > シミュレーションモデルとシンボルとのピン番号の関係を以下に記します．

3

n1 n2

n1

n2

n3

n1

n2

n3



カテゴリ種別ピン番号シンボル

コモンモードフィルタコモンモードフィルタ（アレイタイプ）

２ライン品

４ライン品


n1 n2 n3

n4

n1 n2

n3 n4

n8 n7

n6 n5

< ご注意 > コモンモードフィルタのモデル（tdk_common_mode_filters.dml）は，SPB16.6 S029以降のバージョンでご使用ください．



カテゴリシリーズピン番号シンボル

パルストランス ALT


n1

n6 n3

n5

n2 n4

< ご注意 > パルストランスのモデル（tdk_pulse_transformers.dml）は，SPB16.6 S029以降のバージョンでご使用ください．


等価回路モデルと実測の比較 < 等価回路モデルと実測値との比較 > 以下に，等価回路モデルと実測値の比較結果を記します．以下に示される通り，等価回路モデルは実測値をよく反映しておりますので，実際に即したシミュレーション結果を得ることができます．


等価回路モデルと実測の比較 (1)

チップビーズ “MMZ0603D800CT000”



3端子フィルタ “ACH32C-101-T001”



3端子貫通型MLCC “CKD710JB0G105S030EA”



コモンモードフィルタ “ACM2012-900-2P”

|Scc11|, |Scc21|

-60

-40

-20

0

100k 1M 10M 100M 1G 10G

Frequency [Hz]

|Scc11|,

|Scc21| [d

B]

|Scc11|_modeled|Scc11|_measured

|Scc21|_modeled|Scc21|_measured

|Sdd11|, |Sdd21|

-60

-40

-20

0

100k 1M 10M 100M 1G 10G

Frequency [Hz]

|Sdd

11|,

|Sdd

21| [d

B]

|Sdd11|_modeled|Sdd11|_measured

|Sdd21|_modeled|Sdd21|_measured

< ご注意 > コモンモードフィルタのモデル（tdk_common_mode_filters.dml）は，SPB16.6 S029以降のバージョンでご使用ください．



パルストランス “ALT3232M-151-T001”

< ご注意 > パルストランスのモデル（tdk_pulse_transformers.dml）は，SPB16.6 S029以降のバージョンでご使用ください．

cadence allegro /orcad pcb si用...

Documents