reti logiche
Post on 08-Mar-2016
237 Views
Preview:
DESCRIPTION
TRANSCRIPT
-
7/21/2019 Reti Logiche
1/588
Aspiranti ingegneri
dellinformazione
Imparare a:
descrivere e
progettare
le MACCHI NE DIGI TALI
Obiettivo del corso di Reti Logiche
Macchina Digitale e Rete Logica
Una macchina digitale
un oggetto artificiale
che elabora informazioniAllinterno della macchina digitale le informazioni
sono rappresentate da grandezze fisiche che possono
assumere un numero finito di valoriSe questo numero 2 si parla di macchina digitale binaria
-
7/21/2019 Reti Logiche
2/588
Materiale per il corso
Dispense di riferimentoR. Laschi, M.Prandini Reti Logiche Esculapio, 2007
Informazioni, Lucidi e Testi di Prove Scritte
http://didattica.arces.unibo.it/
Contatti
Tel : 051 2095421
e-mail : tullio.salmoncinotti@unibo.it
Ricevimento durante il corso
Marted: dopo la lezione
mailto:tullio.salmoncinotti@unibo.itmailto:tullio.salmoncinotti@unibo.it -
7/21/2019 Reti Logiche
3/588
Posizionamento di reti logichenel percorso formativo
Prerequisiti: nessuno
Insegnamenti che richiederanno la conoscenza diReti Logiche: Elettronica T (cio Elettronica Digitale)
Calcolatori Elettronici T e M
Progetto di Sistemi Elettronici T
Professioni che richiederanno la conoscenza di retilogiche: Ingegnere dellInformazione
Progettista Hardware e Software
Esame: Regole e Date
9punti per domande di teoria. Questa parte dellesame scrittopotrebbe essere sostituita da una prova orale o da una prova di
laboratorio a discrezione dei docenti
24punti per due esercizi che riguarderanno lanalisi, la
progettazione o la composizione di Reti Logiche; questi due
esercizi verranno presi in considerazione ai fini dellesame solo se
In questo Anno Accademico 2011-12 lesame avr una
durata di circa quattro ore e consister di una prova scritta
con 33 punti disponibili suddivisi come segue:
-
7/21/2019 Reti Logiche
4/588
Requisiti
per il superamento dellesame
Metodo Esperienza
Creativit
-
7/21/2019 Reti Logiche
5/588
Informazione
Segnali analogici
e digitali
-
7/21/2019 Reti Logiche
6/588
Informazione Linformazione un attributo di un messaggio
Linformazione una entit misurabile
Lunitdi misura dellinformazione il bit(da Binary digIT)
Informazione diminuzione di incertezza
Infatti linformazioneesprime una scelta tra un insieme di
alternative possibili
Un messaggio porta un bit di informazione se rappresenta una
scelta (cio una riduzione di incertezza) tra due alternative
possibili
Una informazione pu essere rappresentata in bit
Il bit (binary digit) una variabile che pu assumere solo
due valori: 1 e 0
La quantit di informazione associata a un messaggio datadal numero minimo di bit necessari a rappresentarlo
Esempi di informazione Ogni messaggio contiene Informazione
Il testo informazione
Le immagini sono informazione
Il linguaggio parlato (laudio) informazione
Una variabile binaria che mi dice se una porta aperta
o chiusa informazione
Qualunque informazione si pu rappresentare sotto
forma di una sequenza di zeri e uni
-
7/21/2019 Reti Logiche
7/588
Il trasporto dellinformazione: segnali
SEGNALE- Grandezza fisica variabile nel tempo il cui
andamentoo forma donda
rappresenta linformazione
che la parte sorgente vuole inviare alla parte destinazione.
SEGNALI ANALOGICI: ogni variazione della grandezza fisica
modifica linformazione trasportata.
SEGNALI DIGITALI: solo a certe variazioni corrisponde una
modifica di significato.
segnali
sorgentedestinazione
Forme donda di segnali
Il segnale digitalel l i i t t t
Il disturbo
Il segnale analogico
y(t) informazione
-
7/21/2019 Reti Logiche
8/588
Esempio: telefonia digitale
Hello
Hello
Hell
o
Hello
1010 1010
A/D RL TX RX RL D/A
segnali analogici
microfono
termostato
altimetro
Modello generale di sistema digitale
capace di elaborare segnali digitali e analogici
Convertitore
A/D Elaborazione
di
Convertitore
D/A
segnali analogici
altoparlante
plotter
dinamo
-
7/21/2019 Reti Logiche
9/588
Esempi di segnali da un bit (binari):
Aperto, Chiuso
Luce, Buio
Presente, Assente
High, Low
ecc.
contatto:aperto/chiuso
lampadina:
accesa/spenta
levetta:alta/bassa
corrente elettrica:
presente/assente
tensione elettrica:
High/Low
cristallo liquido:
trasparente/opaco
Elaborazione delle informazioni
rappresentate come sequenze di bit
Dato che linformazionecodificata in bit una
entit intangibile, per elaborare, ma anche per
trasmettere e memorizzare informazioni dobbiamo
far corrispondere agli zeri e agli uni valori diversi
di grandezze fisiche rilevabili e modificabili
-
7/21/2019 Reti Logiche
10/588
Che succede allinterno di uncalcolatore?
Allinterno di un calcolatore linformazione,
rappresentata con segnali binari, viene
elaborata, memorizzata e trasmessa
Inoltre:La funzione svolta dal calcolatore dettata dal
software, cio da un insieme di istruzioni codificate in
binario e memorizzate allinterno del calcolatore stesso
I calcolatori sono quindi un caso particolare di
macchina digitale:Sono cio macchine binarie programmabili
Memoria
principale
BUS
ProcessoreUnit di
ingresso/
uscita
Architettura dellhardware
di un calcolatore elettronico
(rappresentazione astratta)
-
7/21/2019 Reti Logiche
11/588
MEM I/OCPUALU
BIU
CU
M Livello
Architettonico
LivelloLogico
Livello
Fisico
I livelli di astrazione
Esempi di sistemi artificiali che
contengono macchine digitali
I telefonini I pda (personal data assistant) palmari
Le centrali telefoniche
I router e i server di Internet
gli strumenti di misura
Tutti i seguenti prodotti dellingegneria industriale hanno allinterno
almeno uno o pi macchine digitali (solitamente calcolatori):
-
7/21/2019 Reti Logiche
12/588
Nuova definizione di Macchina Digitale
Esempi: lorologio, il calcolatore,..
Macchina digitale:
Sistema artificiale
che impiega grandezze fisiche
var iabil i nel tempoe con un numero fin ito di valori
per rappresentare,
elaborare
e comunicare
informazioni
Rete Logica: modello della macchina digitale
che consente
di astrarre dalla tecnologia
Nuova definizione di Rete Logica
-
7/21/2019 Reti Logiche
13/588
Ubiquitous Computing (19992005):
0.1 to 1 device per m3
Pervasive Computing (20052015):1 to 10 devices per m3
Ambient Intelligence (20152025):
10 to 100 devices per m3
(Source: James L. Crowley: Context Driven Observation of Human Activity. EUSAI
2003: 101-118)
Crescita della densit di Macchine Digitalinella Societ dellInformazione
Programma di reti logiche
2: Codifica binaria dellinfor
3: Reti combinatorie
4: Reti sequenziali asincrone
5: Reti sequenziali sincroneSaper
DescrivereProgettare
e Anal izzare
Le
-
7/21/2019 Reti Logiche
14/588
1.1 - Descrizione e progettazione
Capitolo 1
Macchine digitali
Descrizione
delCOMPORTAMENTO
Sintesi
Analisi
Analisi & Sintesiastrazione
cosa fa
come
f tt
Macchinadigitale
-
7/21/2019 Reti Logiche
15/588
Analisi & Sintesiastrazione
cosa fa
Descrizione
della
STRUTTURA
Descrizione
del
COMPORTAMENTO
Sintesi
Analisicome
fatta
Macchinadigitale
esito
univoco
nonunivoco
Approccio gerarchico alla descrizione
di una macchina digitale (Livelli di descrizione)
Ogni livello di questa gerarchia individua
strutture formate da componenti astratti
la cui struttura definita nel livello sottostante
La descrizione del comportamento
pu essere pi e pi voltedecomposta
in comportamenti pi semplici
-
7/21/2019 Reti Logiche
16/588
Schemi a blocchi
-
7/21/2019 Reti Logiche
17/588
Rappresentazione della struttura
di una rete logica
Una rete logica pu essere descritta in moltimodi diversi
Un modello di rappresentazione moltoimportante della sua struttura lo schema ablocchi
La schema a blocchi rappresenta la
rete logica come insieme di blocchi
interconnessi
Il modello del blocco o scatola nera
ingresso deidati
uscita deirisultati
processo di elaborazione:
relazione ingresso/uscita
l i di / ff
Alfabeto
dingresso
Alfabeto
duscita
-
7/21/2019 Reti Logiche
18/588
Propret di composizione e decomposizione
delle reti logiche
Composizione: un numero arbitrario di reti logicheconnesse ancora una rete logica
Decomposizione: una rete logica pu esseredecomposta in un insieme di reti logiche pi semplici,fino al raggiungimento di reti logiche non pisuddividibili ( dette reti logiche elementari o operatorilogici elementari)
(lo studio di reti logiche elementari un argomentodel corso)
Regole elementari di composizione
u=M2(M1(i))
Deve operare prima il blocco a
sinistra, poi quello a destra.
I due blocchi operano
contemporaneamente.
u1=M1(i)
u2=M2(i){
b) in parallelo
a) in serie
M1 M2i u
M1
M2
i
u2
u1
Funzione
composta
Sistema di
funzioni
-
7/21/2019 Reti Logiche
19/588
Bit, configurazioniBinarie
e relative forme donda
Variabili binarie (bit)
Segnali binari: Presente, Assente High, Low
Aperto, Chiuso Luce, Buio ecc.
Bit (binary digit) - Variabile xtale che:
x B0,1
logica posit ivae negativa
-
7/21/2019 Reti Logiche
20/588
-
7/21/2019 Reti Logiche
21/588
4.1 - Funzioni, espressioni e schemi logici
Dal capitolo 4
Reti logiche
Il modello strutturale delle reti logiche
-
7/21/2019 Reti Logiche
22/588
Il modello strutturale delle reti logiche
Configurazioni
di k bit
che codificano
i simboli di
un insieme S
F:IS U
G:
I
S
S
i1..
in
y1..y
k
Configurazioni
di n bit
che codificano
i simboli di
un insieme I
Configurazioni
di k bit
che codificano
i simboli di
un insieme S
u1.
.um
Configurazioni
di m bit
che codificano
i simboli di
un insieme U
Rete logica combinatoria nessuna retroazione
Rete logica sequenziale asincrona retroazioni dirette
Rete logica sequenziale sincrona retroazioni con fl ip-fl op
Y1..
Yk
memoria
memoria
Reti logiche (terza definizione)
-
7/21/2019 Reti Logiche
23/588
Reti logiche (terza definizione)
Modello matematico che assume come primitivealcune
semplici modalit di elaborazione di segnali binari e deduceda
queste in modo rigoroso
quale struttura soddisfa un dato comportamento (sintesi),
quale comportamento ha una data struttura (analisi).
-
7/21/2019 Reti Logiche
24/588
Reti combinatorie
Rete combinatoria:
-
7/21/2019 Reti Logiche
25/588
comportamento e struttura
Rete logica combinatoria - I valori dei segnali duscita
dipendono solo
dai valori contemporanei dei segnali dingresso.
u1.ui..um
i1.....
in
= F1(i1,.., in)
= Fi(i1,.., in)
= Fm(i1,.., in)
F: I U
sistema di m funzioni
di n variabili binarie
COMPORTAMENTO
Descrizione del comportamento di una rete
-
7/21/2019 Reti Logiche
26/588
Tabella della verit - Descrizione tabellare di una funzione
di variabili binarie.
combinatoria: Tabelle della verit
0 0 0 ..01 0 0 ..0
0 1 0 ..0
1 1 0 ..0
0 0 1 ..0
0 1 1 ..1
1 1 1 ..1
x1 x2 xn F(x1, x2, , xn)
0oppure10oppure1
0oppure1
0oppure1
0oppure1
0oppure1
0oppure1
n+1colonne
2nrighe
oppure-oppure-
oppure-
oppure-
oppure-
oppure-
oppure-
Funzioni
incomplete
Rete combinatoria:
-
7/21/2019 Reti Logiche
27/588
Descrizione della struttura: schema logico
Lo schema logico un insieme di reti logiche (blocchi Gi) interconnesse
Ad ogni blocco dello schema logico verr associato
nella realizzazione fisica un componente hardware
u1.ui..um
i1.....
in
= F1(i1,.., in)
= Fi(i1,.., in)
= Fm(i1,.., in)Gk
G3G2
G1
STRUTTURA
i
-
7/21/2019 Reti Logiche
28/588
comportamento-espressione-struttura
x1
x2
x3
xn
z
Gk
G3G2
G1
z= F(x1,.., xn)
sintesi
analisi
Comportamento Struttura
Espressione
tdv
-
7/21/2019 Reti Logiche
29/588
Descrizione algebrica
delle reti combinatorie
Segnali
Blocchi
Gate
Schemi
Entit appartenenti
alle reti logiche
Corrispondenti entit
nella descrizione algebrica
Variabili binarie
Funzioni booleane
Operazioni logiche
Espressioni logiche
-
7/21/2019 Reti Logiche
30/588
Funzionibooleane
Funzioni di
u1= F1(i1, i2, , in)i1
-
7/21/2019 Reti Logiche
31/588
variabili binarie(funzioni booleane)
Il numero di distinte funzioni
di n variabili binarie finito.
2
n
(n) = 2
Funzione completadi nvariabili binarie z = F(x1, x2, , xn)
Insieme di 2ncoppie ordinate x, z x Bn, z B formate da
una configurazione di valori delle variabili indipendenti xie
dal corrispondente valore della variabile dipendente z.
4funzioni di 1 variabile,
16funzioni di 2 variabili,
256funzioni di 3 variabili,
65.536funzioni di 4 variabili, ecc.
rete
combinatoria
.
.
.um= Fm(i1, i2, , in)
.
.
.in
Funzione incompleta o non completamente specificata
Il dominio un sottoinsieme di Bn
Tabelle della verit
-
7/21/2019 Reti Logiche
32/588
Tabella della verit - Descrizione tabellare di una funzione
di variabili binarie.
0 0 0 ..01 0 0 ..0
0 1 0 ..0
1 1 0 ..0
0 0 1 ..0
0 1 1 ..1
1 1 1 ..1
x1 x2 xn F(x1, x2, , xn)
0oppure10oppure1
0oppure1
0oppure1
0oppure1
0oppure1
0oppure1
n+1colonne
2nrighe
oppure-oppure-
oppure-
oppure-
oppure-
oppure-
oppure-
Funzioni
incomplete
Funzioni u1= F1(i1, i2, , in)i1
-
7/21/2019 Reti Logiche
33/588
Incomplete di
variabili binarie
rete
combinatoria
.
.
.um= Fm(i1, i2, , in)
.
.
.in
Funzione incompleta o non completamente specificata
Il dominio un sottoinsieme di Bn
Altro esempio:
BCD
7 segmenti
0 0
1 00 1
1 1
x1 x0 F(x1, x0)
0
01-
Rosso
GialloVerde
STOP
STOPGO
Valore di F non specificato
Esempio:
La configurazione di ingresso 11
Non si verificher mai!
Non devo specificare la corrisondente uscita
Il Calcolo delle proposizioni
-
7/21/2019 Reti Logiche
34/588
Il Calcolo delle proposizioni
Proposizioni: significato vero/ falso
Connettivi: e/o/non
P, Q : proposizioni
Assunzioni:
non P vero se e solo se P falso
P e Q vero se e solo se P vero eQ vero
P o Q vero se e solo oP vero, oQ vero,olo sono entrambe
Proposizioni e funzioni di variabili binarie possono essere
messe in corrispondenza tra di loro
Funzioni di una variabile
-
7/21/2019 Reti Logiche
35/588
4 funzioni
di unavariabile
x
01
f0
00
f1
01
f2
10
f3
11
Se diamo a 0 il significato di falso e
diamo a 1 il significato di vero, allora:
f0: falso
f3: vero
f1: x (f1vero se e solo se x vero)f2: non x (f2vero se e solo se x falso)
Funzioni booleane di due variabili
-
7/21/2019 Reti Logiche
36/588
f13 f2 f11 f41 0 1 0
1 0 0 10 1 1 0
1 0 1 0
f10
00
1
f14
1
11
0
f70
11
1
f81
00
0
f91
00
1
f60
11
0
f3 f50 0
0 11 0
1 1
f12 f101 1
1 00 1
0 0
16
funzioni
di duevariabili
x0 x10 0
0 11 0
1 1
f00
00
0
f151
11
1
f1: x0 e x1f7: x0 o x1
f0 e f15: costanti
f3, f12, f5, f10dipendono da una sola variabile
Gate o porta logica o operatore logico elementare:
componente primitivo che realizza una funzione
di una o due variabili.
Ad ogni gate viene associata una rappresentazione grafica
Operazione logica: operazione definita tramite
una funzione booleana di una o due variabili
Ad ogni operazione logica viene associato un simbolo
Esempio di corrispondenza tra funzione di due
-
7/21/2019 Reti Logiche
37/588
Esempio di corrispondenza tra funzione di duevariabili, operazione logica e porta logica (o gate)
Funzione binaria: f1 (vedi slide precedente)
Corrispondente operazione logica : Prodotto Logico
Simbolo matematico della suddetta operazione: .
Corrispondente porta logica (o gate): AND
Simbolo del gate AND:
Il gate and
Porte logiche
-
7/21/2019 Reti Logiche
38/588
Il not elettronico
Vi Vu
0 + E
+ E 0
+ E
Vi
Vu
0volt
oppure
+E volt
+Evolt
oppure
0volt
I L
V1 V2 Vu
L L H
L H L
H L L
H H L
Il gate nor
+ E
V1
V2
VuN.B. Gli interruttori
in parallelo possono
essere pi di due.
x1
x2
z
Contatti in serie
I1 I2
A B
I1 I2 AB
aperto aperto aperto
aperto chiuso aperto
chiuso aperto aperto
chiuso chiuso chiuso
Il gate and
Strutture e comportamenti elementari (3)
I1 I2 AB
aperto aperto aperto
aperto chiuso chiuso
chiuso aperto chiuso
chiuso chiuso chiuso
Contatti in parallelo
I1
I2
A B
Il gate or
Strutture e comportamenti elementari (4)
Porte logiche
-
7/21/2019 Reti Logiche
39/588
Il not elettronico
Vi Vu
0 + E
+ E 0
+ E
Vi
Vu
0volt
oppure
+E volt
+Evolt
oppure
0volt
I L
V1 V2 Vu
L L H
L H L
H L L
H H L
Il gate nor
+ E
V1
V2
VuN.B. Gli interruttori
in parallelo possono
essere pi di due.
x1
x2
z
Contatti in serie
I1 I2
A B
I1 I2 AB
aperto aperto aperto
aperto chiuso aperto
chiuso aperto aperto
chiuso chiuso chiuso
Il gate and
Strutture e comportamenti elementari (3)
I1 I2 AB
aperto aperto aperto
aperto chiuso chiuso
chiuso aperto chiuso
chiuso chiuso chiuso
Contatti in parallelo
I1
I2
A B
Il gate or
Strutture e comportamenti elementari (4)
realizza f1:x0 e x1operazione logica:
prodotto logico
realizza f7:x0 o x1
realizza f5:non x0 realizza f8:non (x0 o x1)
Dualit tra and e or(1)
-
7/21/2019 Reti Logiche
40/588
Contatti in serie
I1 I2
A B
I1 I2 AB
aperto aperto aperto
aperto chiuso aperto
chiuso aperto aperto
chiuso chiuso chiuso
{aperto = 1, chiuso = 0}
I1 I2 AB0 0 0
1 0 1
0 1 1
1 1 1
I1 I2 AB0 0 0
1 0 0
0 1 0
1 1 1
{aperto = 0, chiuso = 1}
Il gate orIl gate and
Due differenti
astrazioni!
Logica positiva
I1 I2 AB0 0 0
1 0 0
0 1 0
1 1 1
La stessa realizzazione corrisponde a due diverse funzioni dette duali
Logica negativa
Dualit tra and e or(2)
-
7/21/2019 Reti Logiche
41/588
{aperto = 0, chiuso = 1}
I1 I2 AB0 0 0
1 0 1
0 1 1
1 1 1
Il gate or
I1 I2 AB
aperto aperto aperto
aperto chiuso chiuso
chiuso aperto chiuso
chiuso chiuso chiuso
{aperto = 1, chiuso = 0}
I1 I2 AB0 0 0
1 0 0
0 1 0
1 1 1
Il gate and
Due differenti
astrazioni!
Contatti in parallelo
I1
I2
A B
Logica positiva
I1 I2 AB0 0 0
1 0 1
0 1 1
1 1 1
La stessa realizzazione corrisponde a due diverse espressioni dette duali
Logica negativa
Dualit tra ex-or e ex-nor(3)
-
7/21/2019 Reti Logiche
42/588
D1 D2 AB
alto alto aperto
basso alto chiuso
alto basso chiuso
basso basso aperto
{alto = 0, basso = 1}
I1 I2 AB0 0 0
1 0 1
0 1 1
1 1 1
deviatore
D1
deviatore
D2
{aperto = 0, chiuso = 1}
{alto = 1, basso = 0}
I1 I2 AB0 0 1
1 0 0
0 1 0
1 1 1
{aperto = 1, chiuso = 0}
Logica positiva
I1 I2 AB0 0 0
1 0 1
0 1 1
1 1 0
-
7/21/2019 Reti Logiche
43/588
Operazionilogiche
Funzioni e operazioni
-
7/21/2019 Reti Logiche
44/588
f(x) = *(x)
f(x) = (x)*
Unoperazione detta logicase la descrizione matematica
di una funzione booleana di una o di due variabili.
f(x,y) = *(x,y)
f(x,y) = x * y
*
operatore=f descritta da ..
SIMBOLI
NOTAZIONI
Identit : z = x
-
7/21/2019 Reti Logiche
45/588
Regole: Funzione: x z Realizzazione:0 = 1 0 1
1 = 0 1 0 x z
Regole: Funzione: x z Realizzazione:0 = 0 0 0
1 = 1 1 1 x z
Identit : z = x
Complementazione : x , x, x
= : il complemento di 0vale 1
Somma logica: x + y , x y
-
7/21/2019 Reti Logiche
46/588
Regole: Funzione: x y z Realizzazione:
0 + 0 = 0 0 0 0
0 + 1 = 1 0 1 1 x
1 + 0 = 1 1 0 1 z
1 + 1 = 1 1 1 1 y
Regole: Funzione: x y z Realizzazione:0 . 0 = 0 0 0 0
0 . 1 = 0 0 1 0 x
1 . 0 = 0 1 0 0 z
1 . 1 = 1 1 1 1 y
Prodotto logico: x . y , xy , x y
Somma modulo due: x y
-
7/21/2019 Reti Logiche
47/588
Regole: Funzione: x y z Realizzazione:
0
0 = 0 0 0 0
0 1 = 1 0 1 1 x
1 0 = 1 1 0 1 z
1 1 = 0 1 1 0 y
Equivalenza: x y
Regole: Funzione: x y z Realizzazione:0 0 = 1 0 0 1
0 1 = 0 0 1 0 x
1 0 = 0 1 0 0 z
1 1 = 1 1 1 1 y
Nand (operazione di Shaffer): z = x y
-
7/21/2019 Reti Logiche
48/588
Regole: Funzione: x y z Realizzazione:
0 0 = 1 0 0 1
0 1 = 1 0 1 1 x
1 0 = 1 1 0 1 z
1 1 = 0 1 1 0 y
Regole: Funzione: x y z Realizzazione:0 0 = 1 0 0 1
0 1 = 0 0 1 0 x
1 0 = 0 1 0 0 z
1 1 = 0 1 1 0 z
Nor (operazione di Pierce): z = x y
-
7/21/2019 Reti Logiche
49/588
Funzioni e operazioni logiche
EspressioniEspressioni e funzioni
Espressioni e schemi logici
Reti combinatorie
comportamento-espressione-struttura
-
7/21/2019 Reti Logiche
50/588
comportamento espressione struttura
x1
x2
x3
xn
z
Gk
G3G2
G1
z= F(x1,.., xn)
sintesi
analisi
Comportamento Struttura
Espressione
tdv
Reti combinatorie: analisi
struttura-espressione-comportamento
-
7/21/2019 Reti Logiche
51/588
struttura espressione comportamento
x1x2
x3
xn
z
Gk
G3G2
G1
z= F(x1,.., xn)
sintesi
analisi
Comportamento Struttura
Espressione
tdv
Ad ogni gate Gi associata una operazione logica
Ad ogni operazionelogica associata una funzione (tdv)
Ad ogni schema logico associata una espressione
Ad ogni espressione associata una funzione (tdv)
Operazionie Espressioni
f ( ) f ( ) f ( ) f ( )
-
7/21/2019 Reti Logiche
52/588
f1(x) = x
f2(x) = x
f7(x,y) = x + y
f8(x,y) = x y
f1(x,y) = x . y
f14(x,y) = x y
f6(x,y) = x y
f9(x,y) = x y
Espressione logica - Stringa formata da costanti, bit, operatori
logici e parentesi, in accordo con le seguenti regole:le costanti 0 e 1 sono espressioni
le variabili binarie sono espressioni
se x unespressione, allora anche (x) unespressione
se x e y sono espressioni, allora lo sono anche(x+y), (x.y), (xy), (xy), (xy), (xy)
Esempi: (x y) (z w) a + (b.c)(x y) 0
Deduzione dellespressione
che descrive uno schema
-
7/21/2019 Reti Logiche
53/588
che descrive uno schema
z = e . f . g
= (c+d)(c+b)(a+d)
= (a+b).(a+b).(a+b)
a
b
c = a
d = b
e = c + d
g = a + d
f = c + b
Si attribuisce un simbolo al segnale duscita di ogni gate e,
a partire dai gate pi a monte, si associa a ciascun simbolo
lespressione che descrive loperazione svolta dal gate.Una volta arrivati al segnale duscita, si eliminano
progressivamente tutte le variabili intermedie
EsempiSchema logico Epressione
-
7/21/2019 Reti Logiche
54/588
N.B. - Lo schema logico di una espressione non pu avere segnali
in retroazione (luscita di ogni gate dipende da segnali dingresso
e/o da uscite di gate disposti a monte).
a+(b.c)
b
c
c
(((a) + b) . c)b
a
a
g Epressione
bca
a
(bc)
Valutazione di una espressione
Valutazione di una espressione di n variabili per una n pla di valori
-
7/21/2019 Reti Logiche
55/588
Valutazione di una espressione di n variabili per una n-pla di valori
1 - Si sostituisce ad ogni variabile il valore che le compete.
2 - Partendo dalle parentesi pi interne si sostituisce ogni
operazione con il suo risultato fino ad ottenere
o la costante 0o la costante 1.
Esempio: E(a,b,c) = a+(b.c) per a=0, b=1, c=0= 0+(1.0)
= 0+0
= 0
N di valutazioni - Una espressione di nvariabili
pu essere valutata in 2nmodi diversi.
Espressioni e FunzioniLe 2n valutazioni di una espressione E(x1, x2, , xn)creano
2n i Bn B
-
7/21/2019 Reti Logiche
56/588
2ncoppie x, z x, z x Bn, z B
Esempio:E(a,b,c) =
a+(b.c)
a b c E
E(0,0,0) =0+(0.0) = 0 0 0 0 0
E(0,0,1) =0+(0.1) = 0 0 0 1 0
E(0,1,0) =0+(1.0) = 0 0 1 0 0
E(0,1,1) =0+(1.1) = 1 0 1 1 1E(1,0,0) =1+(0.0) = 1 1 0 0 1
E(1,0,1) =1+(0.1) = 1 1 0 1 1
E(1,1,0) =1+(1.0) = 1 1 1 0 1
E(1,1,1) =1+(1.1) = 1 1 1 1 1T1) Ogni espressione descrive una e una sola funzione completa.
Conseguenza: Ad ogni espressione corrisponde una e una sola tdv.
Questa tdv completamente specificata.
Equivalenza tra espressioni
Espressioni equivalenti - Due espressioni E E
-
7/21/2019 Reti Logiche
57/588
Espressioni
din variabili
Espressioni equivalenti - Due espressioni E1, E2
sono equivalenti, e si scrive E1
= E2
,
se e solo se descrivono la stessa funzione.
Funzioni
din variabili
Espressioni
di F
F
Metodi per dimostrare lequivalenza: induzione perfetta
manipolazione algebrica
Propriet
-
7/21/2019 Reti Logiche
58/588
(x + y) = x
y
(x . y) = x y
(x y) = x y
T2) propriet commutativa (+, ., , , , )
T3) propriet associativa (+, ., )
T4) complementi:
a * b = b * a
(a * b) * c = a * (b * c) = a * b * c
N.B. lapice!
Avviamento alla sintesi:
Espressioni e Schemi logici
-
7/21/2019 Reti Logiche
59/588
Espressioni e Schemi logici
T5) Ogni espressione descrive una struttura formata da gate
connessi in serie e/o in parallelo.
Per individuare lo schema descritto da una espressione:
1 - si parte dalle parentesi pi interne e si traccia il simbolo del gate
corrispondente alloperazione, collegandone gli ingressi ai segnali esterni;
2 - si procede in modo analogo con le altre coppie di parentesi, considerando
via via come ingressi dei nuovi gate anche le uscite di quelli gi tracciati.
La sintesi di una rete combinatoria si effettua attraverso i passaggi:
Descrizione (es. tdv) Espressione Struttura (es.: schema logico)
Ora dobbiamo imparare a passare dalla descrizione allespressione
-
7/21/2019 Reti Logiche
60/588
9/28/2011
Reti combinatorie Introduzione Algebra della
commutazione
Analisi Sintesi Canonica Sintesi con
decoder e OR
Un insieme di operatori logici funzionalmente completo
Nella prima settimana del corso abbiamo introdotto il modello di comportamento e
-
7/21/2019 Reti Logiche
61/588
9/28/2011 Reti Combinatorie 2
di struttura delle reti combinatorie.
Nelleprossime diapositive studieremo uno strumento matematico (lalgebra dellacommutazione) che ci consente di eseguire lanalisi e la sintesidi reti logichecombinatorie composte dagli operatori logici elementari AND, OR e NOT.
Questi tre operatori costituiscono un insieme di operatori funzionalmentecompleto: con essi cio possibile realizzare qualunque rete logica combinatoria
Trattandosi di operatori logici combinatori essi verranno considerati operatori con
ritardo nullo Quando invece vorremo tener conto del ritardo introdotto da un operatoreutilizzeremo il seguente modello:
disegneremo il ritardo con un blocco specifico sulluscita delloperatore (oppureindicheremo il ritardo allinterno delloperatore)
Operatore logico
combinatorio AND
p p
AND con ritardo
p
Comportamento & Struttura
di una rete logica combinatoria
-
7/21/2019 Reti Logiche
62/588
9/28/2011 Reti Combinatorie 3
sintesi
analisi
0 0 0 ..01 0 0 ..00 1 0 ..01 1 0 ..0
0 0 1 ..0
0 1 1 ..11 1 1 ..1
0 oppure1
0 oppure1
0 oppure1
0 oppure1
0 oppure1
0 oppure1
0 oppure1
x1x2x3 xn z= F(x1,.., xn)
Tabella della verit
x1
x2
x3
xn
z
Gk
G3G2
G1
Rete logica combinatoria
?
Nellalgebra di
comutazione i blocchi Gisono AND OR e NOT
Algebra della commutazione
un sistema matematico che consente di eseguire lanalisi e la
-
7/21/2019 Reti Logiche
63/588
9/28/2011 Reti Combinatorie 4
Lalgebra viene definita assegnando: gli operatori dellalgebra i simboli su cui gli operatori agiscono i postulati che definiscono il comportamento degli operatori
gsintesi di reti logiche combinatorie. Lalgebra della commutazione
consente infattidi passare dallo schema logico alla tabella dellaverit e viceversa
Studiare lalgebra di commutazione significa studiare le propriet deisuoi operatori al fine di imparare a manipolare, costruire e analizzare
espressioni
C una corrispondenza biunivoca tra gli operatori dellalgebra dicommutazione e gli operatori logici elementari AND OR e NOT
Definizione dei simbolie delle operazioni
dellalgebra della commutazione
L l b d ll t i
-
7/21/2019 Reti Logiche
64/588
9/28/2011 Reti Combinatorie 5
1) Operazioni: somma logica (+) (4 postulati, diap. 22)
prodotto logico (.) (4 postulati, diap. 23)
complementazione () (2 postulati, diap.22)
Le operazionidellalgebra agiscono sucostanti e variabili
2)Costanti: 0, 13) Variabili: simboli sostituibili o con 0 o con 1 (segue)
Lalgebra della commutazione : uninsieme di 3 operazioni un insieme di 2 simboli (0 e 1): questo insieme lalfabeto binario su cuile operazioni dellalgebraagiscono
Definizione delle tre operazioni dellalgebra dicommutazionee dei corrispondenti operatori logici
Complementazione : z = x , z =x , z = x
-
7/21/2019 Reti Logiche
65/588
9/28/2011 Reti Combinatorie 6
Postulati: Funzione: x z Realizzazione:
0 = 1 0 1 z
1 = 0 1 0 x
Postulati: Funzione: x y z Realizzazione:
0 + 0 = 0 0 0 0
0 + 1 = 1 0 1 1 x
1 + 0 = 1 1 0 1 z
1 + 1 = 1 1 1 1 y
(segue)
p , ,
Somma logica: z = x + y , z = x y
Operatore NOT
Operatore OR
Postulati: Funzione: x y z Realizzazione:
Prodotto logico: z = x . y , z = xy , z = x y
-
7/21/2019 Reti Logiche
66/588
9/28/2011 Reti Combinatorie 7
Postulati: Funzione: x y z Realizzazione:
0 . 0 = 0 0 0 00 . 1 = 0 0 1 0 x
1 . 0 = 0 1 0 0 z
1 . 1 = 1 1 1 1 y
Operatore logico AND
C una corrispondenza biunivocatra gli operatori logiciNOT, OR, ANDe le tre operazioni dellalgebracomplementazione, somma logicaeprodotto logico (rispettivamente rappresentate con i caratteri + . )
C una corrispondenza biunivoca tra ingressi delloperatore logico eoperandidelloperazione algebrica
C una corrispondenza biunivoca tra luscita delloperatore logico e ilrisultatodelloperazione algebrica
Giustificazione delle prossime diapositive Lalgebra della commutazione il ponte tra la struttura della rete combinatoria e la
descrizione del suo comportamento (cio della relazione tra ingressi e uscita)
-
7/21/2019 Reti Logiche
67/588
9/28/2011 Reti Combinatorie 8
descrizione del suo comportamento (cio della relazione tra ingressi e uscita)
rappresenteremo la struttura con il suo schema logico rappresenteremo la relazione ingressi/uscita (cio il comportamento) sotto forma difunzione binaria di variabili binarie
Per fare lanalisi assoceremo a ogni schema logicouna espressione dellalgebra e di lpasseremo alla funzionecon un procedimento detto valutazione dellespressione
Per fare la sintesi impareremo a determinare una espressione dellalgebra che descriva
la funzione da sintetizzare e quindi impareremo a disegnare lo schema logicocorrispondente allespressione trovata
Dobbiamo quindi definire i seguenti oggetti e le relative propriet:
lespressione dellalgebra
la funzione binaria di variabili binarie
lo schema logico
dobbiamo inoltre imparare ad applicare il seguente metoo di analisi:1. passare dallo schema logico allespressione e viceversa
2. studiare il procedimento di valutazione delle espressioni
3. descrivere le funzioni (ad esempio con la tabella della verit e quindi con una descrizione a
parole)
Sintesi
Analisi
Definizione di espressione
dellalgebra di commutazione
Espressione: - Stringa finita di costanti, variabili, operatori e parentesi,
-
7/21/2019 Reti Logiche
68/588
9/28/2011 Reti Combinatorie 9
Esempi:
a+(b.c) a + bc
a.b (a+b) ab + 0 + ab
Loperazione di prodotto prioritaria rispetto alla somma e non obbligatorio
racchiuderla tra parentesi. La notazione AB indica A.B Le parentesi sono obbligatorie solo se omettendole cambia lordine in cui le
operazioni sono applicate agli operandi
Espressione: Stringafinita di costanti, variabili,operatorie parentesi,
formata in accordo con le seguenti regole:
1)0e 1sono espressioni
2) una variabile una espressione
3) se A unespressione, lo sono anche (A) eA
4) se A, B sono espressioni, lo sono anche (A+B), (A.B)
Definizione di
Funzione completamente specificata
Una Funzione completamente specificata di n variabili binarie z=F(x1, x2, , x )
-
7/21/2019 Reti Logiche
69/588
9/28/2011 Reti Combinatorie 10
Una Funzione completamente specificata di n variabili binariez F(x1, x2, , xn)
linsieme di tutte le 2n
coppie ordinate
x,z
x
Bn
, z
B
formate dauna configurazione di valori delle nvariabili indipendenti xie
dal corrispondentevalore della variabile dipendente z.
Con la tabella della verit con le mappe di Karnaugh
Una funzione pu essere descritta in diversi modi, come, ad esempio:
Due rappresentazioni equivalenti della stessa funzione z = F(x2, x1, x0)
X2 X1 X0 Z
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 01 0 1 0
1 1 0 1
1 1 1 1
0
1
00 01 11 10x2
x1x0
0 1 1 0
0 0 1 1z
Descrizione di una funzionemediante Tabella della verit
La Tabella della verit una
- Descrizione tabellare di una funzione di variabili binarie
-
7/21/2019 Reti Logiche
70/588
9/28/2011 11
F(x1, x2, , xn)
0 0 0 ..01 0 0 ..00 1 0 ..01 1 0 ..00 0 1 ..0
0 1 1 ..11 1 1 ..1
x1, x2, , xn
0 oppure1
0 oppure1
0 oppure1
0 oppure1
0 oppure1
0 oppure1
0 oppure1
n+1colonne
2nrighe
Descrizione tabellare di unafunzione di variabili binarie
Quante colonne ha la
t.d.v. di una funzione
di 4variabili?
Quante righe ha la
t.d.v. di una funzione
di 8 variabili?
Descrizione di una funzione mediante
Mappe di Karnaugh
-
7/21/2019 Reti Logiche
71/588
9/28/2011 Reti Combinatorie 12
Mappa di Karnaugh - Rappresentazione bidimensionale dellatabella della verit di una funzione di 2,3,4 variabili, i cui valori
sono stati elencati sui bordi in maniera che due configurazioni
consecutive siano a distanza 1, differiscano cio per il valore
di un solo bit.
Esempi:
0 1
0
1
Somma
logica
ab
0 1
1 1
00 01 11 10
00
01
11
10
Par it par i su
4 var iabi l i
abcd
0 1
1 0
0 1
1 0
0 1
1 0
0 1
1 0
Importante propriet delle mappe di Karnaugh:Adiacenza tra celle
Coppia di celle adiacenti su mappe di Karnaugh - Due celle le
cui coordinate differiscono per un solo bit sono celle adiacenti
-
7/21/2019 Reti Logiche
72/588
9/28/2011 Reti Combinatorie 13
cui coordinate differiscono per un solo bit sono celle adiacenti.
In una mappa che descrive una funzione di nvariabili ogni cellaha ncelle adiacenti.
Regola grafica per ladiacenza-
Sono adiacenti celle aventi un lato
in comune o poste allestremit di una stessa riga o colonna.
0 1
0
1
cella scelta come esempio
celle adiacenti
2 variabili
ab
00 01 11 10
0
1
3 variabili
abc
00 01 11 10
00
01
11
10
4 variabili
abcd
Estensione delle mappe a 5 e a 6 variabili
00 01 11 10b
de00 01 11 10
de
00 01 11 10
00
cd
ef
cd00 01 11 10
00
ef
-
7/21/2019 Reti Logiche
73/588
9/28/2011 Reti Combinatorie 14
00 01 11 10
00
01
11
10
bc
a=0
bc00 01 11 10
00
01
11
10
a=1
5 variabili
0111
10
ab=00
0111
10
ab=01
00 01 11 10
00
01
11
10
cd
ef
ab=10
cd00 01 11 10
00
01
11
10
ef
ab=11
6 variabili
Ulteriore regola di adiacenza -
Sono adiacenti celle che occupanola stessa posizionein sotto-mappe
adiacenti.
Check point
Cosa una funzione completamente specificata e come possiamo
-
7/21/2019 Reti Logiche
74/588
9/28/2011 Reti Combinatorie 15
Cosa una funzione completamente specificata e come possiamo
rappresentarla?
Cosa una espressione dellalgebra di commutazione e quali
operazioni pu includere?
Si risponda alle due domande precedenti con alcuni esempi.
Cosa la sintesi di una rete combinatoria?
Cosa lanalisi di una rete combinatoria?
Come si passa da unespressione alla funzione? Col procedimento
di valutazione che vediamo nelle prossime diapositive
Come si passa dalla funzione allespressione? Con i procedimenti
di sintesi che vedremo pi avanti
-
7/21/2019 Reti Logiche
75/588
9/28/2011 Reti Combinatorie 16
Analisi di reti combinatorie
Procedimenti, esempi ed esercizi
Valutazione di una espressione in un punto
Sia data una espressioneEin cui compaiono nvariabili e sia data una
configurazione binaria di queste nvariabili
-
7/21/2019 Reti Logiche
76/588
9/28/2011 Reti Combinatorie 17
Valutare lespressione E nella configurazione binaria data (cio in un particolarepunto del suo dominio di definizione) significa eseguire i seguenti passi:
1 - sostituire ad ogni variabile il valore che ha nella configurazione data
2 - partendo dalle parentesi pi interne sostituire ogni
operazione con il corrispondente risultatocalcolato applicando i postulati
dellalgebra, fino ad ottenere o la costante 0o la costante 1.
Esempio:
Valutiamo E(a,b,c) = a+(b.c) con a=0, b=1, c=0
0+(1.0)
= 0+0 = 0
N di valutazioni - Una espressionedi nvariabili pu
essere valutata su 2nconfigurazioni binarie diverse
Regole dipriorit nella valutazione
-
7/21/2019 Reti Logiche
77/588
9/28/2011 Reti Combinatorie 18
Si ricordi che, in assenza di parentesi valgono le seguentiregole:
Loperazione di complementazione prioritariarispetto a prodotto e somma
Loperazione di prodotto prioritaria rispetto allasomma e non obbligatorio racchiuderla tra
parentesi.
Passaggio dalla espressione alla funzione Il passaggio dalla espressione alla funzione si chiama anche valutazione
-
7/21/2019 Reti Logiche
78/588
9/28/2011 Reti Combinatorie 19
della espressione nel suo dominio Valutare una espressione di nvariabili nel suo dominio Bnsignifica
costruire una tabella della verit di 2n righe (una per ogni configurazione
dellen variabili) e n+1 colonne.
Ogni riga conterr nelle n colonne pi a sinistra la configurazione binaria
associata alla riga stessa Nella colonna pi a destra di ogni riga si deve invece riportare la costante
determinata valutando lespressione nel punto individuato dallaconfigurazione binaria indicata nelle n colonne pi a sinistra della riga
stessa
Con la valutazione di una espressione possibile ottenere la funzioneassociata allespressione data
Dallespressionealla funzione:esempio
La valutazione di una espressione E(x0, x2, , xn-1)nei 2npunti del
suo dominio d origine a 2ncoppie x,z x,z x Bn, z B
-
7/21/2019 Reti Logiche
79/588
9/28/2011 Reti Combinatorie 20
Esempio: E(a,b,c) =a+(b.c)a b c | E
E(0,0,0) =0+(0.0) = 0 0 0 0 | 0
E(0,0,1) =0+(0.1) = 0 0 0 1 | 0
E(0,1,0) =0+(1.0) = 0 0 1 0 | 0E(0,1,1) =0+(1.1) = 1 0 1 1 | 1
E(1,0,0) =1+(0.0) = 1 1 0 0 | 1
E(1,0,1) =1+(0.1) = 1 1 0 1 | 1
E(1,1,0) =1+(1.0) = 1 1 1 0 | 1
E(1,1,1) =1+(1.1) = 1 1 1 1 | 1
T1) Ogni espressione descrive una e una sola funzione
Tabella della verit
dellafunzione associata
allespressione data
Dallespressione alla funzione: altriesempi
T2) Una funzionepu essere descritta da infinite espressioni
-
7/21/2019 Reti Logiche
80/588
9/28/2011 Reti Combinatorie 21
Esercizio
Verificare che le valutazioni di
E1=(a.b) + (b.c) + (a.b)
E2=(a+b).(a+c)
sono identiche a quelle diE = a+(b.c)
a b c E E1 E2
0 0 0 0
0 0 1 00 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Analisi di una rete logica combinatoria:
dalla Strutturaal Comportamento
EspressioneValutazione
-
7/21/2019 Reti Logiche
81/588
9/28/2011 Reti Combinatorie 22
analisi
Rete logica combinatoria
0 0 0 ..01 0 0 ..00 1 0 ..01 1 0 ..00 0 1 ..0
0 1 1 ..11 1 1 ..1
0 oppure1
0 oppure1
0 oppure1
0 oppure1
0 oppure1
0 oppure1
0 oppure1
x1x2x3 xn z= F(x1,.., xn)
Avendo studiato
come si passa
dallespressione
alla funzione,
dobbiamo ora
esaminare il
passaggio dallo
schema logico
della rete
combinatoria
allespressione
Tabella della verit
x1
x2
x3
xn
z
Gk
G3 G2G1
Schema logico:
insieme di operatori AND,
OR, NOT
interconnessi in serie e
parallelo
Dallo schema logicoallespressione
Per individuare lespressione corrispondente ad un dato schema
si parte dai gate che elaborano solo segnali di ingresso, si assegna
un simbolo alla loro uscita e si annota a parte lespressione.
-
7/21/2019 Reti Logiche
82/588
9/28/2011 Reti Combinatorie 23
un simbolo alla loro uscita e si annota a parte l espressione.
Si procede in modo analogo con i gate i cui ingressi sono gi stati
denominati. Una volta individuata lespressione del gate di uscita,
vi si sostituiscono tutti i simboli con le corrispondenti espressioni.
z = e + f
= (c.b) + (a.d)
= ab + a.b
a
b
c = a
d = b
e = (c . b)
f = (a . d) Qual la tdv di questa rete?
Se ne descriva a parole il comportamento
Questa rete realizza un importanteoperatore logico detto
OR ESCLUSIVOo XOR (Exclusive Or)
Check point
-
7/21/2019 Reti Logiche
83/588
9/28/2011 Reti Combinatorie 24
Come si esegue lanalisi di uno schema logico composto da AND, OR e NOT
interconnessi?
Qual il risultato dellanalisi?
Esistono altre tecniche di analisi oltre a quella basata sulla valutazione delle
espressioni? S, le vedremo in alcune diapositive successive
Quante espressioni sono associate a uno schema logico?
Quante funzioni sono associate a una espressione?
Quante espressioni sono associate a una funzione?
Esercizi
Si disegni lo schema logicodellespressione: ac + bc
-
7/21/2019 Reti Logiche
84/588
9/28/2011 Reti Combinatorie 25
Si tracci la tabella della verit e lo schema logico corrispondenti
allespressione:
E(D, C,B,A) = D.(C + B)
Si descriva a parole la funzione nel caso in cui i bit D, C, B, A
rappresentino i coefficienti del numero D.23+ C.22+ B.21+ A.20
La rete cos ottenuta si chiama multiplexer a due vie
Si analizzi questa rete (se ne tracci la mappa) e se ne descriva a
parole il funzionamento
Si verifichi con il simulatore la correttezza della soluzione trovata
Check point sullanalisi delle reti
combinatorie Abbiamo visto un metodo di analisi basato sulla valutazione delle espressioni
-
7/21/2019 Reti Logiche
85/588
9/28/2011 Reti Combinatorie 26
associate allo schema logico assegnato.
Questo metodo pu diventa impraticabile quando lespressione complessa
In questo caso si possono utilizzare in generale due metodi alternativi:
la semplificazione dellespressione mediante applicazione di alcune
propriet dellalgebra della commutazione la semplificazione sistematica dellespressione mediante applicazione del
teorema di espansione
Nelle prossime diapositive illustreremo alcune propriet (o teoremi)
dellalgebra di commutazione e mostreremo qualche esempio del primio
metodo
Il secondo metodo verr presentato successivamente
Equivalenza tra espressioni
Espressioni equivalenti - Due espressioni E1, E2 sono equivalenti,
e si scrive E1= E2, se e solo se descrivono la stessa funzione.
-
7/21/2019 Reti Logiche
86/588
9/28/2011 Reti Combinatorie 27
Funzioni
di
n variabili
Espressioni
di
n variabili
F
Espressioni
di F
Se si vuole analizzare una espressione conviene cercare tra le espressioni equivalentialla espressione data, quelle pi facili da analizzare! Questa ricerca pu essere effettuta
applicando le equivalenze indicate nelle prossime due diapositive
Equivalenze notevoli
dellalgebra di commutazione
Propriet della somma e del prodotto logico:
-
7/21/2019 Reti Logiche
87/588
9/28/2011 Reti Combinatorie 28
T4) commutat iva x + y = y + x
x . y = y . x
T5) associat iva (x + y) + z = x + y + z
(x . y) . z = x . y. z
T6) dist r ibut iva (x . y) + (x . z) = x . (y + z)(x + y) . (x + z) = x + (y . z)
T7) idempotenza x + x = x
x . x = x
T8) iden t i t x + 0 = x
x . 1 = x
T9) l imi te x + 1 = 1
x . 0 = 0
Altre equivalenze notevoli
dellalgebra di commutazione
Propriet della complementazione:
-
7/21/2019 Reti Logiche
88/588
9/28/2011 Reti Combinatorie 29
T10) involuz ione (x ) = x
T11) l imi te x + x = 1
x . x = 0
T12) combinazione xy + xy = x
(x+y).(x+y) = x
T13) Ialegge di De Morgan (x + y) = x . y
Iialegge di De Morgan (x . y) = x + y
T14) consenso xy + xz+ yz = xy + xz(x+y).(x+z).(y+z) = (x+y).(x+z)
Dualit
Espressioni duali - Data lespressione E(x, y, z, .., 1, 0, +,., )
detta duale di E e denotata con Edlespressione che si ottiene
bi d t l 0 1
-
7/21/2019 Reti Logiche
89/588
9/28/2011 Reti Combinatorie 30
Propriet della dualit:(Ed)d= E
Ed= E(x, y, z, ...)
SeE1= E2 allora(E1)d= (E2)
d
scambiando tra loro 0,1e .,+
Ed= E(x, y, z, .., 0, 1, .,+, ).Esempio: A+B e A.B (nellesempio si scambiano solo gli operatori .e +)
N.B. - A causa delle due possibili codifiche dei valori di un segnale binario, il comportamento di ogni struttura di
interruttori azionabili indipendentemente uno dallaltro ha due descrizioni algebriche, una dualedellaltra.
La terza propriet dice che se due espressioni sono equivalenti, lo sono anche le
rispettive duali. Si verifichi questa propriet nelle equivalenze notevoli dei lucidiprecedenti
Conseguenza del Principio di Dualit
Se una rete logica esegue una certa funzione considerando
-
7/21/2019 Reti Logiche
90/588
9/28/2011 Reti Combinatorie 31
Se una rete logica esegue una certa funzione considerandoingressi e uscite in logica positiva, allora la rete duale
esegue la stessa funzione considerando ingressi e uscite in
logica negativa
Esempio: land duale dellor
Funzione dellAND: luscita vale 1 se entrambi gli ingressi valgono 1
Funzione dellOR: Luscita vale zero se entrambi gli ingressi valgono zero
Qualche commento suiteoremi dellalgebra di commutazione
La propriet associativa per lOR si pu anche scrivere come segue:
(x + y) + z = x + (y + z) = (z + x) + y = x + y + z
Questa propriet ci dice che combinando in qualunque modo tre ingressi con due OR in
-
7/21/2019 Reti Logiche
91/588
9/28/2011 Reti Combinatorie 32
Questa propriet ci dice che combinando in qualunque modo tre ingressi con due OR incascata si ottengono sempre espressioni equivalenti; la funzione che si ottiene vale 1 se
e solo se almeno un ingresso vale 1. Possiamo chiamare questa funzione OR a treingressi; possibile nello stesso modo definire lOR a n ingressi
si verifichi la propriet associativa con il simulatore
chiamiamo NOR loperatore composto da un OR e un NOT in cascata; si disegni la tdv
di questo operatore composto e si dimostri che per questo operatore non vale la propriet associativa
Per la terza propriet sulla dualit quello che abbiamo detto per lOR vale anche perlAND e quello che non vale per il NOR non vale nemmeno per loperatore compostodalla serie AND-NOT (il NAND)
I teoremi di De Morgan indicano lequivalenza tra NOR e AND degli ingressi
complementati e lequivalenza tra NAND e OR degli ingressi complementati Il teorema del consenso indica due diversi modi per realizzare la funzione multiplexer a
due vie gi vista in un esempio precedente
Qualche esercizio di analisi da svolgere utilizzando i
teoremi dellalgebra della commutazione
Si l li i d ll ti i i
-
7/21/2019 Reti Logiche
92/588
9/28/2011 Reti Combinatorie 33
Si esegua lanalisi delle seguenti espressioni:
xy + xz + xyz + yz
(((x+y)+(z+w))+1)
((x+y)+(z+y))
per lultimo esercizio si consiglia di eseguire le
semplificazioni a partire dallo schema logico
Per il primo si suggerisce di provare sia con i teoremi, sia
tracciando direttamente la mappa di Karnaugh
Check point
Ora siamo in grado di eseguire lanalisi delle reti combinatorie realizzate
con gli operatori dellalgebra di commutazione Il procedimento si basa
-
7/21/2019 Reti Logiche
93/588
9/28/2011 Reti Combinatorie 34
con gli operatori dell algebra di commutazione. Il procedimento si basa
sulla semplificazione delle espressioni (ottenuta applicando
intuitivamente i teoremi dellalgebra) e sulla relativa valutazione.
Resta ancora da vedere una tecnica di semplificazione sistematica
dellespressione basata sullapplicazione del teorema di espansionegi
annunciato e che dobbiamo ancora studiare
Prima vogliamo affrontare il problema della sintesi e vogliamo inoltre
dimostrare che gli operatori dellalgebra sono un insieme funzionalmente
completo (il che significa che con AND, OR e NOT possibile realizzarequalunque tabella della verit)
Sintesi di Reti Combinatorie
-
7/21/2019 Reti Logiche
94/588
9/28/2011 Reti Combinatorie 35
Sintesi di Reti Combinatorie
Introduzione
Numero di livelli e ritardi in una RC Dallespressione allo schema logico
Il problema della sintesi
Espressioni equivalenti Schemi logiciFunzione
assegnata
-
7/21/2019 Reti Logiche
95/588
9/28/2011 Reti Combinatorie 36
Individuazione dellespressioneche fornisce lo schema
migliore per la realizzazione della funzione assegnata.
Massima velocit
Massima flessibilit Minima complessit
Velocite lunghezza dei percorsi
= a.b.c +a.b.c+a.b. c +a.b.c(a.b+a.b).c+(a.b+a.b).c
a
-
7/21/2019 Reti Logiche
96/588
9/28/2011 Reti Combinatorie 37
c
a
ba
b
a
b
a
b
c
Questa rete
pi veloce
a
b
c
a
bc
a
b
ca
b
c
tp
tp tp
tp
tp
tp
Stima della durata del transitorio
(metodo del caso peggiore)I1
U
-
7/21/2019 Reti Logiche
97/588
9/28/2011 Reti Combinatorie 38
I0
A
U
I1
I0
A
U
I1
I0
A
U
Funzioni non completamente specificate
6) Funzioni incomplete - Funzioni di n variabili il cui dominio un sottoinsieme di Bn
Alcune configurazionidi ingresso possono essere impossibili, oppure per certe configurazioni di
ingresso pu non interessare il valore delluscita. In questi casi la funzione incompleta o non
completamente specificata
-
7/21/2019 Reti Logiche
98/588
9/28/2011 Reti Combinatorie 39
Le configurazioni di valori delle variabili al di fuori del dominio sono dette
condizioni di indifferenza e sono indicate nella tdv con il simbolo - nella colonna
ove va indicato il valore della funzione.
ENCODER a 3 ingressix2 x1 x0 z1 z0
0 0 0 0 0
1 0 0 1 1
0 1 0 1 0
0 0 1 0 1
N.B. le altre configurazioni
sono per ipotesi impossibili
x2 x1 x0 z1 z0
0 0 0 0 0
1 0 0 1 1
0 1 0 1 0
0 0 1 0 1
1 1 0 - -1 0 1 - -
0 1 1 - -
1 1 1 - -
Espressioni di funzioni incomplete
Espressioni equivalenti di funzioni incomplete - Espressioni che
forniscono eguale valutazione limitatamente al dominio di unafunzione incompleta data sono dette equivalenti rispetto alla funzione
-
7/21/2019 Reti Logiche
99/588
9/28/2011 Reti Combinatorie 40
gfunzione incompleta data sono dette equivalenti rispetto alla funzione
Espressioni per lENCODER:
z1= x2x1x0+ x2 x1 x0
z0= x2x1x0+ x2 x1x0
x2 x1 x0 z1 z0
0 0 0 0 0
1 0 0 1 1
0 1 0 1 0
0 0 1 0 1
1 1 0 0 0
1 0 1 0 0
0 1 1 0 0
1 1 1 0 0
u1= x2 + x1
u0= x2 + x0
u1 u0
0 0
1 1
1 0
0 1
1 1
1 1
1 1
1 1
Come funziona un encoder?
Sintesi di reti combinatorie
mediante AND, OR, NOT
Come si esegue la sintesi di una rete combinatoria di cui
-
7/21/2019 Reti Logiche
100/588
9/28/2011 Reti Combinatorie 41
g
data la tabella della verit? Si pu utilizzare lalgebra di
commutazione
In tal caso si passa dalla tdv alla espressione e,
successivamente, dalla espressione allo schema logico
Nelle prossime diapositive verr illustrato il passaggio
dallespressione allo schema logico.Il problema della
determinazione di una espressione associata alla tdv verr
esaminato successivamente
Dallespressione allo schema logico
T3) Ogni espressione descrive una struttura formata da gate
AND, OR, NOT connessi in serie e/o in parallelo (schema logico)
-
7/21/2019 Reti Logiche
101/588
9/28/2011 Reti Combinatorie 42
Per individuare lo schema logicocorrispondente ad una data
espressionesi parte dalle parentesi pi interne e si traccia il
simbolo del gate corrispondente alloperazione, collegandone
gli ingressi ai segnali esterni. Si procede in modo analogo con
le altre parentesi, considerando via via come ingressi dei nuovi
gate anche le uscite di quelli gi tracciati.
a+(b.c)
b
ca
Dallespressione allo schema logico:altro esempio
c
-
7/21/2019 Reti Logiche
102/588
9/28/2011 Reti Combinatorie 43
c
(((a) + b) . c) b
a
N.B. - Lo schema logico di una espressione non pu avere segnali
in retroazione (luscita di ogni gate dipende da segnali dingressoe/o da uscite di gate disposti a monte).
Sintesi di reti combinatorie
-
7/21/2019 Reti Logiche
103/588
9/28/2011 Reti Combinatorie 44
Sintesi conespressioni
canoniche
decoder
Sintesi condecoder e or
esercizi ed esempi
Espressioni normaliEspressione normale - Espressione del tipo somma di prodotti
logici (SP) o prodotto di somme logiche (PS).
Lo schema logico corrispondente ad una espressione normale
contiene al pi due gate in cascata (tre, se non sono disponibilianche i complementi dei segnali di ingresso).
-
7/21/2019 Reti Logiche
104/588
9/28/2011 Reti Combinatorie 45
p g g )
Nellambito delle espressioni normali hanno particolare rilievo:
le espressioni canoniche e le espressioni generali, che individuano
circuiti utili nella sintesi di qualsiasi funzione;
le espressioni minime, che consentono di realizzare una funzione
con il minimo numero di gate e di collegamenti.
Quando linteresse preminente la velocit di risposta,lespressione migliore quella normale !
Espressioni canoniche
T16) Espressione canonica SP (Somm a di Prodot t i )
Iaforma canonica - Ogni funzione pu essere descritta da unasomma di tanti prodotti logici quante sono le configurazioni
-
7/21/2019 Reti Logiche
105/588
9/28/2011 Reti Combinatorie 46
somma ditanti prodotti logici quante sono le configurazioni
per cui vale 1. In ciascun prodotto, o mintermine, appaiono tutte
le variabili, in forma o vera o complementata a seconda che nella
configurazione corrispondente presentino valore 1 o valore 0.
T17) Espressione canon ica PS (Prodot to di Somme)
IIaforma canonica - Ogni funzione pu essere descritta da un
prodotto ditante sommelogiche quante sono le configurazioni
per cui vale 0. In ciascuna somma, o maxtermine, appaiono tuttele variabili, in forma o vera o complementata a seconda che nella
configurazione corrispondente presentino valore 0 o valore 1.
a b a
b0 0 1
Espressioni canoniche della funzionea implica b
IIaforma canonica:
F(a,b) = a + b
-
7/21/2019 Reti Logiche
106/588
9/28/2011 Reti Combinatorie 47
0 1 1
1 0 0
1 1 1Iaforma canonica:
F(a,b) = a . b + a . b + a . b
Verifica della equivalenza per manipolazione algebrica:
F(a,b) = a . b + a . b + a . b
= a . (b + b) + a . b
= a.1 + a . b
= a + a . b= a + a . b + a . b
= a + b
Sintesi canonica delloperatore EX-OR 1sex0=0 e x1=1
oppure se
x0=1 e x1=0
0negli altri
due casi
x0
x1
1 se e solo se
x0=0 e x1=1
-
7/21/2019 Reti Logiche
107/588
9/28/2011 Reti Combinatorie 48
x1 x0 x0x1
0 0 0
0 1 1
1 0 1
1 1 0
1 se e solo se
x0=1 e x1=0
x0x1
Sintesi di un ENCODER a tre ingressi
x2 x1 x0 z1 z0
0 0 0 0 01 0 0 1 1 z1
-
7/21/2019 Reti Logiche
108/588
9/28/2011 Reti Combinatorie 49
z1= x2x1x0+ x2 x1 x0
z0= x2x1x0+ x2 x1x0
0 1 0 1 0
0 0 1 0 1N.B. le altre configurazioni
sono per ipotesi impossibili
x2 x1 x0
z0
Addizione colonna per colonna ...
(S)2
= (A)2
+ (B)2
r a b R S
-
7/21/2019 Reti Logiche
109/588
9/28/2011 Reti Combinatorie 50
an-1
ai
a1
a0
bn-1 bi b1 b0
+
rn-1 ri r1 0rn
sn-1 si s1 s0sn
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
e sintesi canonica del Full AdderS = r. a. b + r. a . b + r . a. b + r. a . b
R = r. a . b + r . a. b + r . a . b + r . a . b
-
7/21/2019 Reti Logiche
110/588
9/28/2011 Reti Combinatorie 51
r r a a b b
S
R
Sintesi della trascodifica da binario a 1 su N
Esempio: Trascodifica 2:4
B A U0 U1 U2 U3U0= B. A
-
7/21/2019 Reti Logiche
111/588
9/28/2011 Reti Combinatorie 52
0 1 2 3
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 01 1 0 0 0 1
A
B
U1= B. A
U2= B . A
U3= B . A
SN74154 U0(MSI) U1U
Il circuito integrato DECODERDecoder o Rete di decodifica - Rete logica combinatoria che
realizza i 2ndistinti prodotti di n variabili (n = 2,3,4)
SN74139 U
U0
U
N.B. - In realt
le uscite sonoattive basse
-
7/21/2019 Reti Logiche
112/588
9/28/2011 53
U2U3U4U5U6U7
U8U9U10
EN U11A U12
B U13
C U14D U15
SN74138 U0(MSI) U1
U2
U3EN U4A U5B U6C U7
SN74139 U0(MSI) U1EN U2
A U3B
A
B
U1
U2
U3
Quando EN=1, vale 1 luscitail cui pedice, in decimale,
corrisponde al numero binario
in ingresso (A bit di minor peso)
EN
Composizione modulare di Decoder
N.B. il prodotto
associativoDEC
2:4
U0U1U
2U3
U
U0U1
U2U3
-
7/21/2019 Reti Logiche
113/588
9/28/2011 54
DEC2:4
1C
D
U0U1U2U3
DEC
2:4
DEC
2:4
DEC
2:4A
B
U0U1U2
U3U0U1U2U3
U0U1U2U3
U4U5U6
U7
U8U9U10U11
U12U13U14U15
Notazioni simboliche per le espressionicanoniche
r a b R S
0 0 0 0 00 0 1 0 1
0 1 0 0 1
i
01 S (r,a,b) = S3m (1,2,4,7)
S ( b) M (0 3 5 6)
-
7/21/2019 Reti Logiche
114/588
9/28/2011 Reti Combinatorie 55
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
2
3
4
5
6
7
S (r,a,b) = 3M (0,3,5,6)
R (r,a,b) =S
3m (3,5,6,7)R (r,a,b) = 3M (0,1,2,4)
m(i) : mintermine di n bit che assume il valore 1 solo per la n-pla divalori delle variabili corrispondente allindice i.
M(i) : maxtermine di n bit che assume il valore 0 solo per la n-pladi valori delle variabili corrispondente allindice i.
Sintesi del Full Adder con Decoder e Or
S = S3m (1,2,4,7)
R = S3m (3,5,6,7)
138 U0U
-
7/21/2019 Reti Logiche
115/588
9/28/2011 56
U1U2U3
U4A U5B U6C U7
b
a
r
R
S
N.B - Le uscite di un decoder
TTL hanno fan-out >10.Come si modifica lo schema se
si prende atto che le uscite sono
attive basse?
Il problema della sintesi
-
7/21/2019 Reti Logiche
116/588
Assegnata una qualsiasi funzione di variabili binarie, possibile descriverla con una espressione
contenente solo le operazioni eseguite dai gate?
Struttura & Comportamento
di una rete logica combinatoria
-
7/21/2019 Reti Logiche
117/588
x1
x2
x3
xn
z
Gk
G3G2
G1z = F(x1,.., xn)
sintesi
analisi
Comportamento Struttura
Espressione
Algebre binarie
Algebra binaria - Sistema matematico formato da un insieme dioperatori definiti assiomaticamente ed atti a descrivere con una
-
7/21/2019 Reti Logiche
118/588
G. Boole (1854)
Calcolo delle proposizioni
{{{{vero,falso}}}} {{{{e,o,non}}}}tre operatori
Algebra del nand
{{{{0, 1}}}} {{{{}}}}un operatore
Algebra del nor
{{{{0, 1}}}} {{{{}}}}un operatore
Algebra lineare
{{{{0, 1}}}} {{{{ , .}}}}due operatori
Algebra di commutazione{{{{0, 1}}}} {{{{+, . , }}}}tre operatori
C. Shannon (1938)
espressione ogni funzione di variabili binarie
Crisippo (250 a.c.)
-
7/21/2019 Reti Logiche
119/588
4.2
Algebra di
commutazione
Algebra di commutazione
1) Costanti: 0 1
-
7/21/2019 Reti Logiche
120/588
1) Costanti: 0, 1
2) Operazioni:
somma logica (+) prodotto logico (.) complementazione ()
3) Postulati:
0 + 0 = 0 0 . 0 = 0 0 = 1
1 + 0 = 1 1 . 0 = 0 1 = 0
0 + 1 = 1 0 . 1 = 0
1 + 1 = 1 1 . 1 = 1
4) Variabili: simboli sostituibili o con 0 o con 1
Espressioni
5) Espressione - Stringa finita di costanti, variabili, operatori
e parentesi, formata in accordo con le seguenti regole:
-
7/21/2019 Reti Logiche
121/588
Esempi:
a+(b.c) a + bc
a.b (a+b) ab + 0 + ab
N.B - Loperazione di prodotto prioritaria rispetto alla somma e
non obbligatorio racchiuderla tra parentesi. La notazione AB
indica A.B
e parentesi, formata in accordo con le seguenti regole:
1) 0 e 1 sono espressioni
2) una variabile una espressione3) se A unespressione, lo anche (A)
4) se A, B sono espressioni, lo sono anche (A+B), (A.B)
-
7/21/2019 Reti Logiche
122/588
Teoremi di
equivalenza
Equivalenze notevoli
Propriet della somma e del prodotto logico:
-
7/21/2019 Reti Logiche
123/588
E1) commutativa x + y = y + xx . y = y . x
E2) associativa (x + y) + z = x + y + z(x . y) . z = x . y. z
E3) distributiva (x . y) + (x . z) = x . (y + z)
(x + y) . (x + z) = x + (y . z)E4) idempotenza x + x = xx . x = x
E5) identit x + 0 = x
x . 1 = xE6) limite x + 1 = 1
x . 0 = 0
Equivalenze notevoli
Propriet della complementazione:
E7) i l i ( )
-
7/21/2019 Reti Logiche
124/588
E7) involuzione (x ) = x
E8) limitazione x + x = 1x . x = 0
E9) combinazione xy + xy = x(x+y).(x+y) = x
E10) Ia legge di De Morgan (x + y) = x . y IIa legge di De Morgan (x . y) = x + y
E11) consenso xy + xz + yz = xy + xz(x+y).(x+z).(y+z) = (x+y).(x+z)
Eliminazione
della
ridondanza
x, y, z sono espressioni di variabili binarie
Espressioni di funzioni incomplete
ENCODER a 3 ingressi
-
7/21/2019 Reti Logiche
125/588
x2 x1 x0 z1 z0
0 0 0 0 01 0 0 1 1
0 1 0 1 0
0 0 1 0 1
1 1 0 - -
1 0 1 - -
0 1 1 - -
1 1 1 - -
x2 x1 x0 z1 z0
0 0 0 0 01 0 0 1 1
0 1 0 1 0
0 0 1 0 1
N.B. le altre configurazioni
sono per ipotesi impossibili
Espressioni di funzioni incomplete
Espressioni equivalenti di funzioni incomplete - Espressioni che
forniscono eguale valutazione limitatamente al dominio di una
-
7/21/2019 Reti Logiche
126/588
forniscono eguale valutazione limitatamente al dominio di una
funzione incompleta sono dette equivalenti.
Espressioni per lENCODER:
z1 = x2 x1x0+ x2 x1 x0
z0 = x2 x1x0+ x2 x1x0
x2 x1 x0 z1 z0
0 0 0 0 0
1 0 0 1 10 1 0 1 0
0 0 1 0 1
1 1 0 0 0
1 0 1 0 00 1 1 0 0
1 1 1 0 0
u1 = x2 + x1u0 = x2 + x0
u1 u0
0 0
1 11 0
0 1
1 1
1 11 1
1 1
-
7/21/2019 Reti Logiche
127/588
Espressioni
canoniche
Espressioni canoniche
T6) Espressione canonica SP (Somma di Prodotti)
Ia forma canonica - Ogni funzione di n variabili descritta da una
-
7/21/2019 Reti Logiche
128/588
somma di tanti prodotti logici quante sono le configurazioni
per cui vale 1. In ciascun prodotto, o mintermine, appare ognivariabile, in forma vera se nella configurazione corrispondente
vale 1, in forma complementata se vale 0.
T7) Espressione canonica PS (Prodotto di Somme)
IIa forma canonica - Ogni funzione di n variabili descritta da un
prodotto di tante somme logiche quante sono le configurazioni
per cui vale 0. In ciascuna somma, o maxtermine, appare ognivariabile, in forma vera se nella configurazione corrispondente
vale 0, in forma complementata se vale 1.
a b ab0 0 1
Espressioni canoniche della funzione
a implica bIIa forma canonica:
F(a,b) = a + b
a
b
-
7/21/2019 Reti Logiche
129/588
0 0 1
0 1 1
1 0 01 1 1
F(a,b) a + b
Ia forma canonica:F(a,b) = a . b + a . b + a . b
Verifica della equivalenza per manipolazione algebrica:
F(a,b) = a . b + a . b + a . b
= a . (b + b) + a . b E3
= a.1 + a . b E8= a + a . b E5
= a + a . b + a . b una parte inclusa nel tutto
= a + b E3, E8, E5
a
b
EX-OR
x0x1= x0x1+ x0x1x0x
-
7/21/2019 Reti Logiche
130/588
x0 x1 x0x1
0 0 0
0 1 1
1 0 11 1 0
x1
x0x1
x0x1= (x0+x1).(x0+x1)
Full Adder
S = r. a. b + r. a . b + r . a. b + r. a . bR = r. a . b + r . a. b + r . a . b + r . a . b
-
7/21/2019 Reti Logiche
131/588
S
R
r r a a b b
r a b R S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 10 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Espressioni canoniche
di funzioni incomplete
x2 x1 x0 z1 z0
-
7/21/2019 Reti Logiche
132/588
z1 = x2 x1x0+ x2 x1 x0
z0 = x2 x1x0+ x2 x1x0
2 1 0 1 0
0 0 0 0 01 0 0 1 1
0 1 0 1 0
0 0 1 0 1
N.B. le altre configurazionisono per ipotesi impossibili
x2 x1 x0
z1
z0
+ x2 x1 x0 + ....
+ ....
-
7/21/2019 Reti Logiche
133/588
Notazioni
simboliche
Notazioni simboliche per le
espressioni canoniche
r a b R Si
S (r a b) = m (1 2 4 7)
-
7/21/2019 Reti Logiche
134/588
0 0 0 0 0
0 0 1 0 10 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 01 1 0 1 0
1 1 1 1 1
0
12
3
4
5
6
7
S (r,a,b) = 3 m (1,2,4,7)
S (r,a,b) = 3 M (0,3,5,6)
R (r,a,b) = 3 m (3,5,6,7)R (r,a,b) = 3 M (0,1,2,4)
m(i) : mintermine di n bit che assume il valore 1 solo per la n-pla divalori delle variabili corrispondente allindice i
M(i) : maxtermine di n bit che assume il valore 0 solo per la n-pla di
valori delle variabili corrispondente allindice i
I DECODER 2:4 e 3:8
m(0)= BAm(0)=CBA
-
7/21/2019 Reti Logiche
135/588
A
B
m(1)=BA
m(2)=BA
m(3)=BA
m(1)=CBA
m(2)=CBA
m(3)=CBA
m(4)=CBA
m(5)=CBA
m(6)=CBA
m(7)=CBA
A
B
Ci = C.22+B.21+A.20
i = B.21+A.20
Decoder 3:8
m(0) = C.B.A
m(1) = C.B.A
i = C.22+B.21+A.20
-
7/21/2019 Reti Logiche
136/588
m(2) = C.B.A
m(3) = C.B.A
m(4) = C.B.A
m(5) = C.B.A
m(6) = C.B.A
m(7) = C.B.A
A
B
C
Il DEC n:2n
DEC 0
n:2n 1
-
7/21/2019 Reti Logiche
137/588
.
.
.
.
A0
.
A1 .
. .
. .
An-1 2n
-1
i = An-1.2n-1+ .. +A1.2
1+A0.20
Bit di
indirizzo
Codice
1 su 2n
Sintesi del Full Adder con Decoder e Or
S = 3 m (1,2,4,7)R = 3 m (3,5,6,7)
-
7/21/2019 Reti Logiche
138/588
DEC U0
3:8 U1U2U3U4
A U5B U6C U7
b
ar
R
S
-
7/21/2019 Reti Logiche
139/588
-
7/21/2019 Reti Logiche
140/588
Espressioni
generali
Teoremi di espansione (o di Shannon)
T8) E(x1,x2,..,xn-1,xn) = xn.E(x1,x2,..,xn-1,0) + xn .E(x1,x2,..,xn-1,1)
-
7/21/2019 Reti Logiche
141/588
Esempio:E= x1+x2 x3
= x1.(0+x2 x3)+x1.(1+x2 x3)
= (x1+(0+x2 x3)).(x1+(1+x2 x3))
T9) E(x1,x2,..xn-1,xn) = (xn+E(x1,x2,..,xn-1,0)).(xn+E(x1,x2,..,xn-1,1))
Mux e teoremi di espansione
I1
I
F
F(1,x2 ...xn)
-
7/21/2019 Reti Logiche
142/588
Esempio : x1+x2 x3 = x1 (0 + x2 x3) + x1 (1 + x2 x3)
MUX
I0
A
x1xn ...x2
F(0,x2
...xn)
1
x3x2x1
I1
I0
A
F
La decomposizione indotta da T8
z=F(x1,x2 ...xn)
x1x2.
.z
-
7/21/2019 Reti Logiche
143/588
I1
I0
A
xn
F(x1 ...xn-1,1)
.
xn
z
x1x2
.xn-1
F(x1...x
n-1,0)
Estrazione di due variabili con T8
I0x1xn-2 F(x1 ...xn-2,0,0)
-
7/21/2019 Reti Logiche
144/588
I1
I2
I3
A
B
z
xn-1
xn
F(x1 ...xn-2,1,0)
F(x1...x
n-2,0,1)
F(x1...x
n-2,1,1)
Il MUX con n bit dindirizzo e 2n vie dingresso
0 MUX
1
.
.
-
7/21/2019 Reti Logiche
145/588
.
.
.
.
.
.2n-1
An-1 . A1 A0i = An-1.2n-1+ .. +A1.2
1+A0.20
Bit di
indirizzo
Vie dingresso z
Applicazione iterata
dei teoremi di espansione
E(x1x2 x3) = x1+x2 x3
= x1(0+x2x3)+x1(1+x2x3)
= x x (0+0 x )+x x (0+1 x )+ x x (1+0 x )+ x x (1+1 x )
-
7/21/2019 Reti Logiche
146/588
= x1 x2 (0+0.x3 )+x1 x2(0+1.x3 )+ x1x2 (1+0.x3 )+ x1x2(1+1.x3 )
= x1x2 x3(0+0.0) + m(0).E(0) +x1x2 x3 (0+0.1) + m(1).E(1) +
x1x2 x3(0+1.0) + m(2).E(2) +
x1x2 x3 (0+1.1) + m(3).E(3) +
x1 x2 x3(1+0.0) + m(4).E(4) +x1 x2 x3 (1+0.1) + m(5).E(5) +
x1 x2 x3(1+1.0) + m(6).E(6) +
x1 x2 x3 (1+1.1) m(7).E(7)
Espressioni generali
T10 e T11)- Ogni funzione descritta da una espressione incui compaiono o tutti i mintermini o tutti i maxtermini:
F(x x x x ) = m(i) F(i) (SP).2n-1
-
7/21/2019 Reti Logiche
147/588
F(x1,x2,...xi,..xn) = m(i) F(i) (SP).i=0
m(i) : mintermine di n bit
F(i): valore dalla funzione
per la n-pla di valori delle
variabili per cui m(i)=1
Caso SP
M(i) : maxtermine di n bit
F(i): valore dalla funzione
per la n-pla di valori delle
variabili per cui M(i)=0
Caso PS
i=0
2n-1
F(x1,x2,...xi,..xn) = ( M(i) + F(i)) (PS)
Sintesi di un full-adder con MUX
a b r S R
I0
I1
I2I3
I4
I5
Z S
Mux
-
7/21/2019 Reti Logiche
148/588
0 0 0 0 00 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 01 0 1 0 1
1 1 0 0 1
1 1 1 1 1
0 a b r
I5
I6I7 C B A
I0
I1I2
I3
I4
I5
I6
I7 C B A
Z R
Mux
1
-
7/21/2019 Reti Logiche
149/588
4.3
Famiglie logiche
Famiglie di circuiti logici integrati
Tutti i gate !!!
Moltissime reti di gate!!!
-
7/21/2019 Reti Logiche
150/588
Livello logico
Livello fisico
Full Adder con AND, OR e EX-OR
S = r. a. b + r. a . b + r . a. b + r. a . b
R = r. a . b + r . a. b + r . a . b + r . a . b
manipolazione algebrica:
S = r. (a. b + a . b) + r . (a. b + a . b)
-
7/21/2019 Reti Logiche
151/588
r
a
b
S
R
FA
S = r. (a b) + r . (a b)S = r (a b)
R = (r + r) . a . b + r . (a. b + a . b)
R = a . b + r . (a b)
HA
HA
Confronto tra due numeri di n bit
CFR = (a0. b0 + a0. b0 ) . (a1. b1 + a1. b1 ). .
-
7/21/2019 Reti Logiche
152/588
CELLA:
2 AND a due ingressi
1 OR a due ingressi
2 NOT
CELLA:
1 EX-NOR a due ingressi
-
7/21/2019 Reti Logiche
153/588
Famiglie di gate (TTL SSI -1968/74)14 13 12 11 10 9 8
1 2 3 4 5 6 7
SN7411
14 13 12 11 10 9 8
1 2 3 4 5 6 7
SN7408
14 13 12 11 10 9 8
1 2 3 4 5 6 7
SN7423
14 13 12 11 10 9 8
1 2 3 4 5 6 7
SN7404
-
7/21/2019 Reti Logiche
154/588
SN7411 SN7408
14 13 12 11 10 9 8
1 2 3 4 5 6 7
SN7400
SN7423SN7404
14 13 12 11 10 9 8
1 2 3 4 5 6 7
SN7407
Famiglia di circuiti logici:
alimentazione e consumo
segnali e soglie
fan-out (n max. di ingressicollegabili alluscita)
velocit di commutazione
14 13 12 11 10 9 8
1 2 3 4 5 6 7
SN7432
14 13 12 11 10 9 8
1 2 3 4 5 6 7
SN7498
Circuiti combinatori MSI e LSI
24
23
1
2
1
2
3
4
28
27
26
25
Sono disponibili come parti elementari anche reti di gate
particolarmente utili per il progettista logico:
Si consiglia di visitare il sito
di un Costruttore
-
7/21/2019 Reti Logiche
155/588
16
15
14
13
12
11
1
2
3
4
5
6
7
8
10
9
2
2
21
3
4
5
6
7
8
20
19
18
17
9
10
11
12
16
15
14
13
14
13
12
11
10
9
8
1
2
3
4
5
6
7
24
23
22
21
5
6
7
8
20
19
18
17
9
10
11
12
16
15
13
14
5
Full adder Decoder Aritmetica Trascodifica PMultiplexer Registro acc. Buffer RAM
Contatore
(ad es. www.ti.com) !
-
7/21/2019 Reti Logiche
156/588
Fan-in e fan-out
Effetto di carico: uso di Buffer e Not
Fan-outluscita di un gate ha un numero massimo di ingressi
di altri gate a cui pu essere collegata
-
7/21/2019 Reti Logiche
157/588
> 101
> 10
1
> 10
1
And e Or: propriet associativa
Fan-in
-
7/21/2019 Reti Logiche
158/588
Gate con un massimo di otto ingressi
x0x1x2
x0
x1
x2
E2
Parit con EX-OR (1)
N.B. Loperazione di somma
modulo due associativa
P = b0 b1 b2 b3.. b7
P = ((b0 b1)(b2 b3))((.. b7))
Fan-in
-
7/21/2019 Reti Logiche
159/588
E = P (((b0 b1)(b2 b3))((.. b7)))
14 13 12 11 10 9 8
1 2 3 4 5 6 7
SN7498
14 13 12 11 10 9 8
1 2 3 4 5 6 7
SN7498
0/P
b0 b1 b2 b3
b4 b5 b6 b7
P/E
Parit con EX-OR (2)b0b1
b2b3b4b5b6b7 P/E
-
7/21/2019 Reti Logiche
160/588
7
0/P
P/E
Generazione parit e rilevazione errori singoli su dati da due byte:
P
E280
Trasmettitore Ricevitore
280
280
280
8 + 8
0
-
7/21/2019 Reti Logiche
161/588
Tempo di
propagazione
Velocit di commutazione:
il ritardo del Not elettronico
causa: Vi
+ E
-
7/21/2019 Reti Logiche
162/588
tempo
alta
bassa
effetto: Vu
tempo
alta
bassa
Vi
Vu
T1 T2
Il ritardo sui fronti
Il ritardo sui fronti di salita (LH) e di discesa(HL) presente in ogni tipo di gate e varia inmodo notevole da dispositivo a dispositivo.
-
7/21/2019 Reti Logiche
163/588
A causa della marcata differenza dei due valori,la durata di una situazione H o L in ingresso ad
un gate diversa dalla corrispondente
situazione in uscita.
A causa della inerzia del gate, un segnale di
ingresso impulsivo e troppo stretto punon essere avvertito in uscita.
ritardo di z
Un modello pi realistico per il gate
x1x2 ZSimbolo grafico
del gate
-
7/21/2019 Reti Logiche
164/588
gate reale (o quasi)
propagazione
Z = F(x1, x2, .., xn)
z(t) = Z(t-tp)
N.B. - I Costruttori di famiglie logiche forniscono i valori minimo,
nominale e massimo di tp
xn
g
o gate ideale
I modelli del ritardo di propagazione
Ritardo puro
ritardo di propagazione: tp = max (LH, HL)
-
7/21/2019 Reti Logiche
165/588
p
tp
tp
Ritardo inerziale
Il modello del ritardo inerziale il pi vicino alla realt.
Il ritardo puro (o matematico) per pi facile da simulare.
t < tp
nessun
effetto
Durata minima di un valore H o L: 3-4 tp
-
7/21/2019 Reti Logiche
166/588
Comportamento
in transitorio
a
Velocit e lunghezza dei percorsi
(a.b+a.b).c+(a.b+a.b).c = a.b.c +a.b.c+a.b. c +a.b.c
-
7/21/2019 Reti Logiche
167/588
c ba c
b a
a b
b ca a
b b
a c
b ac b
c
Questa rete pi veloce
tptp
tp
tp
tp
tp
Comportamentoa regime e in transitorio
dei circuiti combinatori
I nuovi valori dei segnali di ingresso di una rete combinatoria
devono propagarsi allinterno della struttura prima di
riuscire ad imporre al segnale duscita il valore che ad essi
-
7/21/2019 Reti Logiche
168/588
ingresso i
comportamento
in
transitorio
deve corrispondere. Ci determina un comportamento in
transitorio, che in generale sar diverso da quello a regime.
uscita u F(i)
comportamento
a
regime
F(i)
Stima della durata del transitorio
(metodo delcaso peggiore)I1
I0
U
-
7/21/2019 Reti Logiche
169/588
AI1
I0
A
U
I1
I0
A
U3333
Tipi di transitorio: il ritardo
U ?
I1 c
0
-
7/21/2019 Reti Logiche
170/588
I1
c
U
1 2
Tipo ritardo - Luscita
mantiene il vecchio valore
per tutto il transitorio
Tipi di transitorio: lalea statica1 c
1 b
a
U?
3
Retroazioni dirette
delle reti asincrone
-
7/21/2019 Reti Logiche
171/588
A
a
c
b
U
A
Tipo alea statica -
Luscita, che dovrebbe
rimanere costante, assume
temporaneamente laltro
valore.
3
Tipi di transitorio: lalea dinamica
1 c
R
1 b
a
-
7/21/2019 Reti Logiche
172/588
A,B 10 01Tipo alea dinamica -
Luscita varia pi volte
prima di assestarsi sul
nuovo valore.
4 4 4 4
A B
-
7/21/2019 Reti Logiche
173/588
Decoder
SN74154 U0(MSI) U1
U2
U3
Il circuito integrato DECODERDecoder o Rete di decodifica - Rete logica combinatoria che
realizza i 2n distinti mintermini di n variabili (n = 2,3,4)
SN74139 U0(MSI) U1
EN U2
U0
U1
-
7/21/2019 Reti Logiche
174/588
U3U4U5U6U
7U8U9U10
EN U11
A U12B U13C U14D U15
SN74138 U0(MSI) U1
U2U3
EN U4A U5B U6C U7
EN U2A U3B
AB
U2
U3
Quando EN=1, vale 1 luscita
il cui pedice, in decimale,corrisponde al numero binario
in ingresso (A bit di minor peso)
EN
Composizione modulare di un Decoder 4:16
N.B. - Il prodotto
logico gode della
propriet associativaDEC
2:4
U0
U1U2U3
U4
-
7/21/2019 Reti Logiche
175/588
DEC
2:4
1
C
D
DEC
2:4
DEC
2:4
DEC
2:4A
B
U4U5U6U7
U8
U9U10U11
U12U13U14U15
0
1
2
3
-
7/21/2019 Reti Logiche
176/588
Multiplexer
I Multiplexer
SN74151
I0
I1I
SN74150
I0I1
I2I3I4I5
I6SN74153
ISN74157
A, B, C, Dbit dindirizzo
Ii via obit di programmazione
-
7/21/2019 Reti Logiche
177/588
I1I2I3 Z
I4
I5I6I7
CBA
I6I7 Z
I8I9I10I11I12I
13I14I15DCBA
I0I1I2 Z
I3
BA
SN74157I0I1 Z
A
Sintesi a MUX di funzioni di 4 variabili
I0
I1I2I3I4I5I6I7 C B A
Z
SN74151
SN74157
I0 F (Q Q Q Q )
F(Q0 ,Q1 ,Q2 ,0)
top related