ix. rangkaian logika...
Post on 05-Feb-2018
232 Views
Preview:
TRANSCRIPT
IX. RANGKAIAN LOGIKA KOMBINASIONAL
A. PENDAHULUAN- Suatu rangkaian diklasifikasikan
sebagai kombinasional jika memilikisifat yaitu keluarannya ditentukanhanya oleh masukkan eksternal saja.
- Suatu rangkaian diklasifikasikansequential jika ia memiliki sifatkeluarannya ditentukan oleh tidakhanya masukkan eksternal tetapi jugaoleh kondisi sebelumnya.
Lanjutan…….
Rangkaian Logika
Kombinasional Sequential
Sinkron/Clock mode Asinkron
Fundamental Pulse mode
Gambar Rangkaian Logika
MODEL RANGKAIAN KOMBINASIONAL
Dengan :F1 = F1 (I1, I2,…In ; t1 = F1 setelah t1F2 = F2 (I1, I2,…In ; t2 = F2 setelah t2- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -Fn = Fn (I1, I2,…In ; tn = Fn setelah tn
RangkaianLogikaKombinasional(Komponentak ada Delay)
t1
t2
t n
I1
I2
In
F1
F2
Fn
t1
t2
t n
Lanjutan ……..
F ( kapital ) = Sinyal steady state denganasumsi tidak ada delay.
t ( kecil ) = Sifat dinamis dari sinyalyang dapat berubah selamainterval waktu t.
B. PROSEDUR PERANCANGAN
a. Pokok permasalahan sudah ditentukanyaitu jumlah input yang dibutuhkan sertajumlah output yang tertentu.
b. Susun kedalam tabel kebenaran (TruthTable).
c. Kondisi don’t care dapat diikut sertakanapabila tidak mempengaruhi output.
C. DECODERDecoder adalah rangkaian kombinasi yang akanmemilih salah satu keluaran sesuai dengankonfigurasi input. Decoder memiliki n inputdan 2n output.
Blok Diagram Decoder.
Decoder
n to 2n
IO
I1
In
YO
Y1
Y (2n-1)
Lanjutan ……..
Untuk Decoder 2 to 4
Decoder
n to 2n
IO
I1
YO
Y1Y2
Y3
Lanjutan …….
Tabel Kebenaran
IO I1 YO Y1 Y2 Y3
O O
O 1
1 O
1 1
1 O O O
O 1 O O
O O 1 O
O O O 1
RANGKAIAN LOGIKA
I1
I0 Y0
Y1
Y2
Y3
Untuk merancang rangkaian kombinasionaldapat digunakan Decoder dan eksternal ORgate (rangkaian kombinasi n - input dan m–output dapat diimplementasikan dengan nto 2n line decoder dan m – OR gate).
Contoh.Implementasikan suatu Full Adder denganmemakai Decoder dan 2 gerbang OR
Jawab :Sum = A B Cin = Σ 1,2,4,7Carry out = (A B) Cin + AB = Σ 3,5,6,7
Lanjutan…..
Gambar Rangkaian Logika
Decoder
3 to 8
Cin
A
B
Y1
Y0
Y2
Y3
Y4
Y5
Y6Y7
Sum
Carry out
CONTOH PERANCANGAN DECODER
Rancang BCD to Desimal Decoder untukmengubah BCD ke seven segment ?
Catatan : Seven Segment.
a
d
gb
c
f
e
D. ENCODER
Encoder adalah rangkaian kombinasi yangmerupakan kebalikan dari Decoder yaitumanghasilkan output kode biner yangberkorespondensi dengan nilai input. Encodermemiliki 2n input dan n output.
Tabel kebenaran Encoder 4 to 2INPUT OUTPUT
I0 I1 I2 I3 X Y1 0 0 00 1 0 00 0 1 00 0 0 1
0 00 11 01 1
X = I2 + I3
Y = I1 + I3
E. MULTIPLEXER ( MUX )
Blok Diagram Logika Mux.
Mux
N x 1
01
n
A B
Input Data Output
Select / address
PROSEDUR PERANCANGAN RANGKAIANKOMBINASIONAL DENGAN MUX
1. Buat tabel kebenaran sesuai dengan kondisiinput dan output serta nomor Mintermnya.
2. Salah satu variabel input digunakan sebagaiData dan sisanya dari variabel input sebagaiaddress/selector.
3. Buat tabel Implementasi dan lingkari nomorMintermnya yang sesuai dengan outputnya.
4. Jika 2 Mintermnya dalam satu kolomdilingkari, maka input Mux adalah 1 dansebaliknya input Mux adalah berlogika 0
5. Jika nomor Mintermnya hanya dilingkari padasalah satu baris dalam kolom yang sama, makainput Mux akan berlogika sesuai dengan barispersamaan pada variabel yang diberikan.
Contoh !Implementasikan F(ABC) = Σ1,3,5,6dengan Mux (4x 1).Jawab:
Tabel Kebenaran.Minterm I N P U T O U T P U T
A B C F01234567
0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
01010110
Lanjutan………
Catatan.Input Variabel A diambil sebagai datasedangkan B dan C sebagai address.
Tabel Implementasi.
I0 I1 I2 I3
A 0 1 0 1A 0 1 1 0
0 1 A A
GAMBAR RANGKAIAN LOGIKA
Mux
4 X 1
I0
I1
I2
I3
B C
I
AF
F. DEMULTIPLEXER (DEMUX)
Blok Diagram Logika DEMUX
DEMUX
1 x (n + 1)I
Input
Select/addressBA
Y0
Y1
Y n
X. RANGKAIAN LOGIKA KOMBINASIONAL
A. ADDERManipulasi matematika sepertimenjumlah,mengurang,mengali danmembagi dapat dilakukan denganlogika penjumlahan.
a. HALF ADDER ( HA )
Tabel kebenaran
Simbol Half Adder
I N P U T O U T P U TA B S (Sum) C (Carry)0011
0101
0110
0001
HAA
CB
S Dimana : A
B
C S+
Lanjutan…….
Persamaan outputUntuk Sum
S = AB’ + A’B = A BUntuk Carry
C = AB
10A’01A
BB’
00A’10A
BB’
Lanjutan ……..
Rangkaian Logika
A
B
S
C
b. FULL ADDER
Tabel Kebenaran.
I N P U T O U T P U TA B Cin S (Sum) Co (Carry out)00001111
00110011
01010101
01101001
00010111
Lanjutan ……..
Simbol Full Adder
F A
ABCin
S
Co
CinAB
Co S +
Persamaan Output (Metode Minterm)
S = A’B’Cin + ABCin’ + AB’Cin’ + ABCin
= A’ (B’Cin + BCin’) + A (B’Cin’ + BCin)
= A’ (B Cin) + A (B Cin)’
= A B Cin
Co = A’BCin + AB’Cin + ABCin’ +ABCin
= Cin (A’B + AB’) + AB (Cin’ + Cin)
= Cin (A B) + AB
Gambar Rangkaian Logika
Cin
A
B
S
Co
Lanjutan ……..
Atau
HA
HA
Cin
A
B
S
Co
B. SUBTRACTOR
Untuk memahami azas – azas rangkaianpengurang (subtractor) kita ikuti aturanpengurangan biner sebagai berikut :1. Half Subtractor (HS).
A – B = D (Difference). B (Borrow)0 – 0 = 00 – 1 = 11 – 0 = 11 – 1 = 0
dan Borrow 1
Lanjutan ……
Aturan tersebut kita nyatakan dalamtabel kebenaran.
I N P U T O U T P U TA B DI BO0 00 11 01 1
0110
0100
AB
Bo DI +
Lanjutan ……
Simbol Half Subtractor (HS)
Persamaan output.Untuk DI = A’B + A’B = A + B
Bo = A’ B
HS
A
B Bo
DI
RANGKAIAN LOGIKA HS
DI
BO
A
B
2. FULL SUBTRACTOR
Tabel kebenaranI N P U T O U T P U T
A B BO (i) DI BO (o)00001111
00110011
01010101
01101001
01110001
AB
BO (i)BO (o) DI -
Lanjutan ………
Simbol Full Subtractor (FS)
FS
BO (i)
A
B
DI
BO (o)
RANGKAIAN LOGIKA FULL SUBTRACTOR
DI
BO (o)
BO (i)
A
B
Lanjutan…….
Atau
HS
HS
BO (i)
A
B
DI
BO (o)
C. COMPARATOR
Adalah suatu rangkaian kombinasi yangberfungsi sebagai pembanding 2 variabeldengan multi bit.
Gambar Blok Diagram Comparator
ComparatorA>BA<BA=B
A
B
CONTOH.
Rancang rangkaian kombinasi sebagaiComparator untuk membandingkan A danB yang terdiri dari 1 bit.Jawab.Tabel kebenaran.
I N P U T O U T P U TA B A > B A < B A = B0 00 11 01 1
0010
0100
1001
Lanjutan ……..
Persamaan Boolean
F (A > B) = AB’
F (A < B) = A’B
F (A = B) = (AB)’ + AB = (A + B)’
Lanjutan …….Rangkaian Logika
Tugas.
Rancang dengan Comparator untukmembandingkan A dan B yang masing –masing variabel terdiri dari 2 bit
A
B
A>B
A<B
A=B
top related