บทที่ วงจรทางตรรกะและพีชคณิตบ...

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

96

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

สาระการเรยนร 1. สมการลอจก 2. ตารางคาความจรง 3. ลอจกเกต 4. การเขยนสมการพชคณตจากวงจรลอจก 5. การเขยนวงจรลอจกจากสมการพชคณต 6. การสรางตารางคาความจรงเพอหาเอาตพตของสมการลอจก 7. วงจรเชงจดหม 1. สมการลอจก (logic expression)

การท างานของระบบดจตอล สามารถอธบายไดโดยใชสมการพชคณตลอจก (logic equation) ซงประกอบดวย ตวแปรลอจก (logic variable) เปนตวแปรทรบคาเพยงสองคา หรอเรยกอกอยางหนงวา ตวแปรสองสถานะ (Bi-State variable) โดยมขอก าหนดคอ สามารถมสถานะไดเพยงสองสถานะเทานน และจะอยในสถานะใดสถานะหนงเทานน จะอยพรอมกนทงสองสถานะในเวลาเดยวกนไมได สถานะดงกลาวอาจแทนความหมายตาง ๆ เชน เปด-ปด, สง-ต า, หนง-ศนย เปนตน

ตวกระท าทางลอจก (logic operators) เปนตวรบเอาตวแปรลอจกมาด าเนนการเพอใหไดผลลพธ โดยผลลพธทไดขนอยกบชนดของตวกระท าและสถานะของตวแปรลอจกทถกกระท า เขยนแทนดวยไดอะแกรมไดดงภาพ

ภาพท 1 บลอกไดอะแกรมของตวกระท าทางลอจก

ตวแปรอนพท 1 ตว สามารถท าใหเกดสถานะทแตกตางกนได 2 กรณ เชน ตวแปร A มสถานะทแตกตางกนได 2 กรณ คอ A = 0 หรอ A = 1 เมอเพมจ านวนตวแปรอนพทเปน 2 ตว เชน A และ B สถานะทแตกตางกนจะเพมเปน 4 กรณ หรอ 22 กรณ คอ A = 0, B = 0 หรอ A = 0, B = 1 หรอ A = 1, B = 0 และ A = 1, B = 1

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

97

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

ดงนนถามตวแปรอนพทจ านวน n ตว จะสถานะทแตกตางกนทงหมด 2n กรณ ตวกระท าทางลอจกพนฐานไดแก AND, OR, NOT, NAND, NOR, XOR และ XNOR

2. ตารางคาความจรง เปนตารางทแสดงความสมพนธระหวางตวแปรลอจกอนพทและเอาทพททเปนไปไดทงหมดทเกดจากสมการลอจก ตารางคาความจรงจะประกอบดวย คาสถานะของตวแปรลอจกทางดานอนพททเปนไปไดทงหมด ซงมคาเทากบ 2n กรณ เมอ n คอ จ านวนตวแปรลอจกดานอนพท และสถานะของตวแปรลอจกดานเอาทพททเกดจากการกระท าทางลอจกระหวางตวแปรทางดานอนพทคาตางๆ Truth table ส าหรบตวแปรอนพท 2 ตว ซงแสดงความสมพนธระหวางตวแปรอนพท A, B และเอาทพท Y ดงแสดงในตวอยางท 1 ตวอยางท 1 ใหเขยนตารางคาความจรงของสมการลอจกทมตวแปรอนพต 1, 2 และ 3 ตวแปรตามล าดบ

เชน สมการลอจก Y = AB + AB เขยนแทนดวย truth table ไดดงน

3. ลอจกเกต (Logic Gate) คออปกรณอเลกทรอนกสทมการท างานเหมอนสวตช (switch) นนคอ มสถานะ เปลยนแปลงไปมาไดเพยง 2 สถานะ โดยใชระดบแรงดนไฟฟาในการแทนสถานะของตวแปรลอจก โดยแรงดนไฟฟาสง (High : H) และแรงดนไฟฟาต า (Low : L) ลอจกเกตพนฐานทควรศกษาไดแก

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

98

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

3.1 AND Gate การกระท า AND จะใหเอาทพทออกมาเปนลอจก 1 หรอแรงดน H เมอตวแปรอนพทมสถานะเปนลอจก 1 หรอมแรงดน H ทงหมด การ AND แสดงดวยสญลกษณ ⋅ ระหวางตวแปรลอจก การ AND ระหวางตวแปร A และ B แสดงดวยสมการลอจกเปน

Y = f(A, B ) = A⋅B

เมอ Y คอ เอาทพททไดจากการ AND และการกระท า AND แสดงไดดงบลอกไดอะแกรม (ภาพท 2)

ภาพท 2 บลอกไดอะแกรมของการกระท า AND

3.2 OR Gate การกระท า OR จะใหเอาทพทออกมาเปนลอจก 0 หรอแรงดน L เมอตวแปรอนพทมสถานะเปนลอจก 0 หรอมแรงดน L ทงหมด การกระท า OR แสดงดวยสญลกษณ + ระหวางตวแปรลอจก การ OR ระหวางตวแปร A และ B แสดงดวยสมการลอจกเปน

Y = f (A, B) = A+B

เมอ Y คอ เอาทพททไดจากการ OR และการกระท า OR แสดงไดดงบลอกไดอะแกรม (ภาพท 3)

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

99

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

ภาพท 3 บลอกไดอะแกรมของการกระท า OR 3.3 NOT Gate (Inverters) การกระท า NOT จะใหเอาทพทออกมาเปนลอจกทมสถานะตรงขามกบสถานะลอจกของตวแปรอนพทการ NOT แสดงดวยสญลกษณ ¯ เหนอตวแปรลอจกอนพท เรยกวาเครองหมาย complement หรอ Bar การกระท า NOT ของตวแปร A แสดงดวยสมการลอจกเปน

Y = f (A) = A

เมอ Y คอ เอาทพททไดจากการ NOT และ การกระท า NOT แสดงไดดงบลอกไดอะแกรม (ภาพท 4)

ภาพท 4 บลอกไดอะแกรมของการกระท า NOT

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

100

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

3.4 NAND Gate การกระท า NAND เกดจากการน าตวแปรดานเอาทพททไดจากการกระท า AND มาผานการกระท า NOT ท าใหผลลพธของตวแปรทไดจากการกระท า NAND มสถานะตรงขามกบการกระท า AND นนคอ การกระท า NAND จะท าใหตวแปรลอจกทางดานเอาทพทมสถานะเปน 0 เมอตวแปรลอจกทางดานอนพททเขาสการกระท า NAND มสถานะเปน 1 ทงหมด เราสามารถอธบายการกระท า NAND โดยใชสมการลอจกดงน

Y = f(A,B ) = A⋅B

เมอ A⋅B คอ ผลลพธทไดจากการกระท า AND และ การกระท า NAND แสดงไดดงบลอกไดอะแกรม (ภาพท 5)

ภาพท 5 บลอกไดอะแกรมของการกระท า NAND

3.5 NOR Gate เกดจากการน า inverter มาตอกบเกต “AND” ท าใหคาผลลพธทไดจากเกตชนดนมคาตรงกนขามกบเกต “AND” และการกระท า NOR Gate แสดงไดดงบลอกไดอะแกรม (ภาพท 6)

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

101

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

ภาพท 6 บลอกไดอะแกรมของการกระท า NOR Gate 3.6 Exclusive - OR Gate เปนการน าเกตพนฐานมาประยกตใชงาน จะใหผลลพธเปน “1” เมออนพตมคาตรงกนขามกน และการกระท า OR Gate แสดงไดดงบลอกไดอะแกรม (ภาพท 7)

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

102

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

ภาพท 7 บลอกไดอะแกรมของการกระท า OR Gate 3.7 Exclusive – NOR Gate (XNOR Gate) เกดจากการน า Inverter มาตอกบ XOR Gate ท าใหคาผลลพธทไดเกตชนดน มคาตรงกนขามกบ XOR Gate ทนท ดงนน เกตชนดนจงมชอเรยกอกอยางหนงวา “Comparator” และการกระท า OR Gate แสดงไดดงบลอกไดอะแกรม (ภาพท 8)

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

103

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

ภาพท 8 บลอกไดอะแกรมของการกระท า XOR Gate

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

104

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

4. การเขยนสมการพชคณตจากวงจรลอจก การเขยนสมการพชณตจากวงจรลอจกจะใชหลกการพจารณารปวงจรลอจกทละสวน โดยเรมจากดานอนพต แลวพจารณาไปทางเอาตพตตามล าดบ แลวน าสมการในแตละเกตมารวมกนตามคณสมบตของเกตนน ๆ ดงตวอยาง ตวอยางท 2 ใหเขยนสมการพชคณตของวงจรลอจกตอไปน

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

105

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

106

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

5. การเขยนวงจรลอจกจากสมการพชคณต การเขยนวงจรลอจกจากสมการพชคณตนนตองพจารณาถงสมการเปนสวน ๆ โดยเขยนจากสวนยอยไปหาสวนใหญ (ตวอยางท 3) ตวอยางท 3 ใหเขยนวงจรลอจกจากสมการพชคณตตอไปน

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

107

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

6. การสรางตารางคาความจรงเพอหาเอาตพตของสมการลอจก การเขยนตารางคาความจรงของสมการลอจกนน ตองพจารณาจ านวนตวแปรอนพต โดยก าหนดสถานะของอนพตเพยง 2 สถานะเทานน คอ “0” และ “1” ดงนน ตารางคาความจรงจะมจ านวนเอาตพตเปนเทาใด ขนอยกบจ านวนอนพต คอ จะไดทงหมด 2n เมอ n คอ จ านวนอนพต ตวอยางท 4 ใหเขยนตารางคาความจรงของสมการพชคณตตอไปน (1) Y = AB + AB โดยทมตวแปรอนพต 2 ตว ดงนน จงมเอาตพตทงหมด 22 = 4 กรณ

(2) Y = AB + C มตวแปรอนพต 3 ตว ดงนน จงมเอาตพตทงหมด 23 = 8 กรณ

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

108

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

(3) Y = B(A + B)(A + C) มตวแปรอนพต 3 ตว ดงนน จงมเอาตพตทงหมด 23 = 8 กรณ

(4) Y = (A+ BC)C มตวแปรอนพต 3 ตว ดงนน จงมเอาตพตทงหมด 23 = 8 กรณ

(5) Y = AB + CD มตวแปรอนพต 3 ตว ดงนน จงมเอาตพตทงหมด 24 = 16 กรณ

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

109

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

7. วงจรเชงจดหม วงจรดจตอลจะประกอบดวยการน าเกตตาง ๆ มาตอรวมกนใหสามารถท างานไดตามขอมลทเขาไปทางอนพต โดยทวไปแลวจะมสองประเภท คอ 1. วงจรเชงจดหม (combination logic circuits) เปนวงจรทสถานะทางเอาตพตขนอยกบสถานะทางอนพตหรอวงจรคอมไบเนชน 2. วงจรเชงล าดบ (sequential logic circuits) วงจรทเอาตพตจะขนอยกบสญญาณนาฬกาทางอนพตดวย สมการลอจกเกตและวงจรลอจกเกตของวงจรแบบ combination logic มจ านวนลอจกเกตทตออยในวงจรเปนจ านวนมาก สงผลใหวงจรทสรางไดมขนาดใหญ ท า ใหยงยากตอการสรางและท า ใหตนทนในการผลตสง นอกจากนยงท า ใหการวเคราะหวงจรเปนไปอยางยากล าบาก การลดรปสมการลอจกเกตใหมรปแบบทงายและประหยด (minimization) จงเปนวธทใชในการแกปญหาดงกลาว ซงจะสงผลใหวงจรลอจกทสรางไดมจ านวนลอจกเกตลดลง ลดตนทนในการผลต และท าใหการวเคราะหงายขน ในสวนนจะกลาวถงวธในการลดรปวงจรลอจกเกตทส าคญกอน 2 วธ ไดแก การลดรปโดยใชพชคณต (boolean algebra) และการใชแผนผง Kanaugh (Kanaugh Map หรอ K’s Map)

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

110

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

7.1 Boolean Algebra Method เปนพชคณตทใชอธบายความสมพนธของตวแปรแบบลอจก โดยอาศยตวด าเนนการทางลอจกตาง ๆ คนพบ โดยนกคณตศาสตรชาวองกฤษ จอรช บล (George Boole, 1815-1864) กฎของพชคณตบลน (Law of Boolean Algebra) ทส าคญไดแก 1. กฎการตรงกนขาม (Complement Law)

A⋅ A = 0 A + A =1 2. คณสมบตของศนย

0⋅ A = 0 0 + A = A 3. คณสมบตของหนง

1⋅ A =1 1+ A =1 4. กฎการสลบท (Commutative Laws)

A + B = B + A AB = BA 5. กฎการจดหม (Associative Laws)

A + (B + C) = (A + B) + C A(BC) = (AB)C

6. กฎการกระจาย (Distributive Law) A(B + C) = AB + AC

A+ (BC) = (A+ B)(A+C) 7. กฎของเอกลกษณ (Identify Law)

A+ A+.... = A AA.... = A 8. กฎการลบลาง (Negation)

A = A A = A 9. กฎการลดทอน (Redundancy Law)

A+ AB = A A+ AB = A+ B A(A+ B) = A A(A+ B)= AB

10. ทฤษฎของดมอรแกน (Demorgan’s Theorems) A+ B = AB AB = A+ B

จากกฎพนฐานของพชคณตเหลาน เราสามารถน าไปชวยในการลดรปของสมการลอจกได ท าใหวงจรลอจกทไดมขนาดเลกลง และตนทนในการผลตต า ทงยงสงผลใหสามารถท างานไดรวดเรวขน เนองจากสญญาณอนพตผานลอจกเกตจ านวนนอยกอนการเกดเปนสญญาณเอาทพต ตวอยางการใช Boolean Algebra เพอหาวงจรไฟฟาทเหมอนกน แตใชจ านวนเกตนอยกวา พจารณาตารางคาความจรงส าหรบสมการลอจก AB + BC ในภาพ a และสมการลอจก A(B + C) ในภาพ b ซงไดจากการลดรปสมการลอกจกโดยใช Boolean Algebra (ภาพท 9)

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

111

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

ภาพท 9 การลดรปสมการลอกจกโดยใช Boolean Algebra

ตวอยางท 5 ใหลดรปสมการพชคณตลอจกตอไปน

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

112

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

7.2 รปแบบมาตรฐานของสมการลอจก (standard form of logic expression) สมการลอจก มรปแบบมาตรฐาน 2 แบบคอ ผลรวมของผลคณ (Sum of Products Equation, SOP) และ ผลคณของผลรวม (Product of Sum Equation, POS) 7.2.1 สมการลอจกแบบผลรวมของผลคณ (Sum of Products Equation, SOP) เปนการแสดงคาผลคณของพชคณตลอจกของตวแปรตงแตสองตวขนไปดวยฟงกชน AND (เรยกไดวาเปน “Product Term”) แลวน าผลคณแตละสวนมารวมกนโดยใชฟงกชน OR เชน

Y = f (A, B, C, D) = AB + ABC + ABCD (a)

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

113

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

Product Term ทเกดจาการ AND กนของตวแปรทกตวแปรทเกยวของในสมการ เรยกวา “Minterm” สมการทมทกเทอมเปน Minterm เรยกสมการนวา “Canonical Sum” สมการ (a) ประกอบดวย Minterm เพยงเทอมเดยวคอ ABCD สวนอก 2 เทอม คอ AB และ ABC ไมเปน Minterm เนองจากมตวแปรไมครบ ดงนน สมการ (a) จงไมเปน Canonical Sum ตวอยางเชน สมการลอจกของ 3 ตวแปรแบบ SOP ทเปน Canonical Sum ไดแก สมการ (b)

y = f(A, B, C) = ABC + ABC ABC + ABC (b)

สมการลอจกจะประกอบดวย Minterm กเทอมกได โดยทจ านวน Minterm สงสด = 2n เมอ n คอ จ านวนตวแปรทงหมดของสมการ สมการลอจกทอยในรป Canonical Sum สามารถเขยนแทนดวยเลขฐานสอง (Binary Code) โดยมขอตกลงดงน

Uncomplement Variable เชน A, B, C,... เขยนแทนดวย 1 Complement Variable เชน A, B, C,... เขยนแทนดวย 0

นอกจากน ยงสามารถเขยน Minterm ในรปของ Minterm Number โดยแทนดวยตวอกษรยอ mi เมอ i คอ เลขฐานสบทมคาเทากบ Binary Code ของ Minterm นน จากสมการ (b) เราสามารถเขยน Minterm ในรปแบบตาง ๆ ไดดงตาราง

ดงนน สมการลอจกของ 3 ตวแปร เขยนไดเปน f (A,B,C) = 011+100 +101+111 หรอ f(A,B,C) = Σm(3,4,5,7) และสามารถเขยนตารางคาความจรงของสมการลอจกแบบ SOP ขางตน ไดดงน

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

114

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

จากตารางคาความจรง จะเหนวา Minterm ทใหผลลพธเปนลอจก 1 คอ Minterm ทเกยวของในสมการลอจก ดงนน เราสามารถเขยนสมการลอจกแบบ SOP ของ Minterm ไดจากการรวม Minterm ทใหผลลพธเปนลอจก 1 จากตารางคาความจรง สมการลอจกแบบ SOP ทจะเปนสมการแบบ Canonical sum นน ตองเปนสมการลอจกทในแตละเทอมมตวแปรครบทกตวเทานนการเปลยนสมการ SOP ทวไปเปนสมการมาตรฐาน ท าไดโดย “คณเทอมทตวแปรยงไมครบดวยตวแปรทขาดหายไป และมคาลอจกเปน 1 เชน ( A+ A)” ตวอยางท 6 สมการใดตอไปนเปนสมการ SOP แบบ Canonical sum

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

115

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

7.2.2 สมการลอจกแบบผลคณของผลรวม (Product of Sum Equation, POS) เปนการแสดงคาผลรวมของพชคณตลอจกของตวแปรตงแตสองตวขนไปดวยฟงกชน OR (เรยกไดวาเปน “Sum Term”) แลวน าผลคณแตละสวนมาคณกนโดยใชฟงกชน AND ดง สมการ (c)

y = f(A,B,C) = (A + B)(A + B + C) (c)

Sum Term ทเกดจาการ OR กนของตวแปรทกตวแปรทเกยวของในสมการ เรยกวา “Maxterm” สมการทมทกเทอมเปน Maxterm เรยกวา “Canonical Product” สมการ (c) ประกอบดวย Maxterm เพยงเทอมเดยวคอ (A + B + C) สวนอกเทอม คอ (A + B) ไมเปน Maxterm เนองจากมตวแปรไมครบ ดงนน สมการ (c) จงไมเปน Canonical Product ตวอยางเชน สมการลอจกของ 3 ตวแปรแบบ POS ของ Maxterm แสดงไดเปน\

y = f(A, B, C) = (A + B + C)(A + B + C)(A + B + C)(A + B + C) (d) สมการลอจกจะประกอบดวย Maxterm กเทอมกได โดยทจ านวน Maxterm สงสด = 2n เมอ n คอ จ านวนตวแปรทงหมดของสมการ สมการลอจกทอยในรป Canonical Prodict สามารถเขยนแทนดวยเลขฐานสอง (Binary Code) โดยมขอตกลงดงน

Uncomplement Variable เชน A, B, C,... เขยนแทนดวย 1 Complement Variable เชน A, B, C,... เขยนแทนดวย 0

นอกจากน ยงสามารถเขยน Maxterm ในรปของ Maxterm number โดยแทนดวยตวอกษรยอ Mi เมอ i คอ เลขฐานสบทมคาเทากบ binary code ของ Maxterm นน และจากสมการ (d) เราสามารถเขยน Maxterm ในรปแบบตาง ๆ ไดดงตาราง

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

116

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

ดงนน สมการลอจกของ 3 ตวแปร เขยนไดเปน f (A, B, C) = (000)(010)(011)(100)

หรอ f (A, B, C) = ΠM(0,2,3,4)

และสามารถเขยนตารางคาความจรงของสมการลอจกแบบ POS ขางตน ไดดงน

จากตารางคาความจรงจะเหนวา Maxterm ทใหผลลพธเปนลอจก 0 คอ Maxterm ทเกยวของในสมการลอจก ดงนนสามารถเขยนสมการลอจกแบบ POS ของ Maxterm ไดจากการรวม Maxterm ทใหผลลพธเปนลอจก 0 จากตารางคาความจรง สมการลอจกแบบ POS ทจะเปนสมการในรปแบบมาตรฐานนน ตองเปนสมการลอจกทในแตละเทอมมตวแปรครบทกตวเทานนการเปลยนสมการ POS ทวไปเปนสมการมาตรฐาน ท าไดโดย “บวกเทอมทตวแปรยงไมครบดวยตวแปรทขาดหายไป และมคาลอจกเปน 0 เชน (AA) โดยจดรปแบบดวยคณสมบต

A + BC= (A+B)(A+C)

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

117

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

ตวอยางท 7 สมการใดตอไปนเปนสมการ POS แบบ Canonical product

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

118

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

ตวอยางท 8 ใหเขยนฟงกชนและตารางคาความจรงของสมการตอไปน

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

119

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

120

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

7.2.3 การแปลงรประหวาง SOP และ POS การแปลงรประหวาง SOP และ POS สามารถท าไดโดยอาศยกฎของพชคณตบลน

ดงตอไปน SOP POS A+BC = (A+B)(A+C) POS SOP A(B+C) = AB+AC

ตวอยางท 9 สมการลอจกใดเปนสมการแบบ SOP หรอ POS โดยมเงอนไข คอ หากเปนแบบ SOP ใหแปลงเปน POS และหากเปน POS ใหแปลงเปน SOP

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

121

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

จากตวอยางขางตนจะเหนวา วธการนเปนวธการทยงยากและไมเหมาะสมกบสมการทมความซบซอน วธการทนยมน ามาใชในการแปลงรปสมการ คอ การขยายสมการลอจกใหเปน Canonical sum หรอ Canonical product กอน จงท าการแปลงรปตามขนตอนดงตอไปน 1. สมการลอจกตองอยในรป Canonical sum หรอ Canonical product เทานน 2. หาจ านวนเทอมสงสดของสมการลอจก จ านวนเทอมสงสดของสมการลอจก = 2n เมอ n คอจ านวนตวแปรของสมการ 3. แปลงรประหวาง Maxterm และ Minterm โดยตรง โดยเขยนเฉพาะเทอมทไมมในอก รปแบบหนงเทานน ทงนจ านวนเทอมทงหมดจะตองไมเกนจ านวนเทอมในขอท 2

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

122

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

ตวอยางท 10 สมการลอจกใดตอไปนเปนสมการแบบ SOP หรอ POS โดยมเงอนไข คอ หากเปนแบบ SOP ใหแปลงเปน POS และหากเปน POS ใหแปลงเปน SOP

บทท 6 วงจรทางตรรกะและพชคณตบลน (Logic Circuit and Boolean Algebra)

123

เอกสารประกอบการสอนวชาความรพนฐานทางวทยาการคอมพวเตอร อ.ดร.พฒนพงษ วนจนทก

แบบฝกหด 1. จงเขยนตารางคาความจรงและลอจกเกต (Logic Gate) 1.1 X = (AB) + (CA) 1.2 X = [ A + (B + C)]B 1.3 X = A(B+C) + B(A+C) 2. ลดทอนรปสมการตอไปน โดยใชทฤษฎบลน 2.1 Y = ABC[AB+C(BC+AC)] 2.2 Y = AB + BC(B + C) 2.3 Y = (B+BC)(B+BC)(B+D) 3. พสจนสมการตอไปนและเขยนตารางคาความจรงของ A + B(A + C) + AC = A + BC 4. จงลดทอนสมการตอไปน 6 คะแนน 4.1 f(A,B,C) = AB + CD 4.2 f(A,B,C) = ABC+ AC + ABC 4.3 f(A,B,C) = A+BC+AB 5. จงเขยนตารางคาความจรงและลอจกเกต (Logic Gate) 20 คะแนน 5.1 Y = ABC[AB+C(BC+AC)] 5.2 Y = AB + BC(B + C) 5.3 Y = (A+BC)(B+D) 5.4 Y = R(PQ + PR) 5.5 Y = C(A+C) + {BC(A+B)}