VISOKA ŠKOLA ELEKTROTEHNIKE I RAČUNARSTVA STRUKOVNIH STUDIJA

AD KONVERTORI- Seminarski rad -

Beograd, 2012

Ime i prezime: Bojan Džaja

Br. Indeksa: SNRT - 24/11

Smer: Spec. studije – Nove računarske tehnologije

Sadržaj:

1.1. UVOD U A/D KONVERTORE

1.2. INTEGRIRAJUĆI A/D KONVERTORKonvertori sa jednostrukim nagibomKonvertori sa dvostrukim nagibom

1.3 PRATEĆI A/D KONVERTOR

1.4. ADC SA SUKCESCIVNOM APROKSIMACIJOM (SAR)

1.5. SIGMA-DELTA A/D KONVERTORIOVERSAMPLING (“prekomerno odmeravanje”)DELTA MODULACIJAUOBLIČAVANJE SPEKTRA ŠUMA (noise shaping)DIGITALNO FILTRIRANJEDECIMACIJA

1.6. FLEŠ A/D KONVERTORIProblemi kod realnih fleš A/D konvertora

1.7. PRENOSNA FUNKCIJA A/D KONVERTORA

1.8. GREŠKE A/D KONVERTORA

1.9 Primer sa AD konvertorom u Code Composer Studio v4

1.1. UVOD U A/D KONVERTORE

Analogno-digitalna konverzija predstavlja generisanje digitalnog kodovanog broja koji odgovara analognom ulaznom signalu. Elektronsko kolo koje vrši kon-verziju naziva se analogno-digitalni konvertor, ili skraćeno A/D konvertor (ADC).

Kod savremenih tehnika merenja, dominantnu grupu instrumenata i merne opreme, činedigitalni merni instrumenti. Oni često ne samo da poseduju napred-nije performanse uodnosu na odgovarajuće analogne instrumente (brzina, propusni opseg, pouzdanost, otpornostna smetnje, minijaturizacija, itd.), već imaju i znatno nižu cenu, a omogućavaju i veomajednostavnu automatizaciju procesa merenja. Nažalost, veličine koje je potrebno dovesti naulaze u merni sistem, samo su u veoma malom broju slučajeva, po svojoj prirodi digitalne. Pačak i tada, često je potrebno analizirati parametre ovih digitalnih veličina na najnižem,fizičkom nivou, naročito u postupcima overe i atestiranja sistema ili dijagnostike, kodneregularnog rada usled otkaza ili ispada. Sa stanovišta merenja, jedini način da se ovakvisignali ispravno okarakterišu i u tim situacijama, jeste da se tretiraju kao analogne veličine iopišu odgovarajućim analognim parametrima.

Elementaran analogno-digitalni konvertor je naponski komparator. Ulazni analognisignal -Vul, komparator konvertuje u jednobitnu digitalnu informaciju D=d0, tako da d0=0označava da je Vul<V1, a d0=1 da je Vul>V1, gde je V1 unapred određen naponski prag. Ako jepotrebno da se veličina analognog napona odredi sa većom preciznošću i predstavi udigitalnom obliku, potrebno je porediti ulazni napon sa više naponskih pragova. Šemaovakvog jednog konvertora prikazana je na Slici 1.1.

Sl.1.1. Principijelna šema A/D konvertora

Na Slici 1.1. je prikazana principijelna šema A/D konvertora koja sadrži m komparatorai koder sa m ulaza i n izlaza. Ako se naponi Vi rasporede ekvidistantno unutar naponskogopsega od 0 do Vps, na osnovu izlaza kom-paratora ki može da se odredi u kom senaponskom opsegu nalazi ulazni signal Vul. Digitalnu informaciju sa komparatora koderkoduje u digitalni broj izabranog binarnog brojnog sistema.Na Slici 1.2. prikazana je idealna karakteristika prenosa A/D konvertora u slučaju dapostoji 8 nivoa komparacije ulaznog napona.

Sl.1.2. Karakteristika prenosa idealnog A/D konvertora

Ako se ulazni napon linearno menja od 0 do napona pune skale Vps , izlazna digitalnainformacija može da ima m + 1 = 9 diskretnih stanja: 0 za Vul<V1 , 1 za V1<Vul<V2, 2 zaV2<Vul<V3 , ... 7 za V7<Vul<V8 i ''PREKORAČENJE'' ako je ulazni napon Vul>V8.Karakteristika prenosa na Slici 1.2. pretpostavlja ekvidistantno raspoređene napone Vi ,idealne komparatore bez histerezisa i nulto vreme propagacije signala kroz komparatore ikoder. Realna karakteristika prenosa će odstupati od idealne i mogu se definisati statičke idinamičke greške koje unosi realan A/D konvertor.

Statičke karakteristike A/D konvertora se definišu tako što se definišu apsolutnalinearnost, greška (ofset) nule, greška pune skale, greška pojačanja i diferencijalna linearnost.U slučaju velike diferencijalne nelinearnosti, kada je narušena monotonost karakteristikeprenosa, za A/D konvertore se češće koristi termin "izgubljen kod" (missed code), umestonemonotonost.

Pošto je izlazna informacija A/D konvertora digitalni broj, dinamičke karakte-ristikeA/D kovertora se svode na specificiranje potrebnog vremena da se od trenutka početkakonverzije na izlazu A/D konvertora postavi digitalni ekvivalent ulaznog analognog signala.Ovo vreme se naziva vreme konverzije.

Rezolucija, odnosno, broj nivoa kvantizacije ulaznog signala se najčešće definišebrojem bita izlazne digitalne informacije, ako je primenjen prirodni binarni kod, ili brojemdecimalnih cifara, za A/D konvertore koji generišu izlaznu informaciju u BCD kodu.Povećanje rezolucije A/D konvertora sa Slike 1.1. se može postići jedino povećanjem brojanaponskih nivoa, odnosno, brojem komparatora. Za povećanje rezolucije za samo jedan bit,potrebno je duplirati broj komparatora i srazmerno proširiti kombinacionu mrežu kodera.Tako je za 8-bitni konvertor potrebno 256 komparatora. Pošto je u praksi potrebno obavljatiA/D konverziju i sa mnogo većom rezolucijom, direktna konverzija sa 2n komparatora ikodne mreže postaje neekonomična zbog velikog broja kompo-nenti. U cilju smanjenja brojasastavnih elektronskih kola, primenjuju se različite metode za A/D konverziju.

Uglavnom se A/D konvertori klasifikuju po načinu ili brzini konverzije. Najčešće seproizvode i koriste tri klase A/D konvertora:

Vrlo brzi A/D konvertori, formirani korišćenjem paralelnih komparatora koji se jos nazivaju i direktni ili fleš A/D konvertori.

Konvertori srednje brzine, koji napon na ulazu porede sa referentnim naponom generisanim D/A konvertorom.

Konvertori male brzine, koji najčešće proces konverzije napona u digitalni broj obavljaju merenjem vremena za koje napon, koji raste linearno sa vremenom, dostigne vrednost ulaznog napona. Ovakvi konvertori se još nazivaju i serijski A/D konvertori , A/D konvertori sa vremenskim ekviva-lentom, ili integratorski A/D konvertori.

1.2. INTEGRIRAJUĆI A/D KONVERTOR

Integrirajući A/D konvertori nazivaju se još i konvertori sa vremenskim ekvivalentom,jer se A/D konverzija odvija kroz proces kvantizacije vremenskog intervala koji predstavljaekvivalent naponu na ulazu u konvertor.

Kod startnog i pratećeg konvertora etaloni su iste prirode kao i merena veličina, tako daje njen digitalni ekvivalent iznalažen direktnim brojanjem kvantizacionih nivoa. Umestostepenastog referentnog napona sa kojim se poredi analogni odmerak signala, može seupotrebiti i kontinualni monotono opadajući ili rastući napon. Pošto je i taj napon analogni,ne možemo pomoću njega ostvariti direktnu kvantizaciju ulaznog signala, ali ako poznajemovremensku zavisnost monotono promenljivog napona kvantizacije može se izvesti pomoćupogodno odabranog etalona vremena.

Kod ovog tipa A/D konvertora, konverzija se odvija u dva koraka:

Transformacija ulaznog napona u vremenski interval Kvantizacija dobijenog vremenskog intervala.

Vremenski interval se dobija sa inegratora koji je prikazan na Slici 1.3.

Sl.1.3. Integrator

Napon na kondenzatoru je jednak:

Integrirajući A/D konvertori mogu se koristiti za konverziju podataka sa visokomtačnošću i malom brzinom. Ovi A/D konvertori su spori jer su signali sporopromenljivi.Greška ofseta kod ovih konvertora je mala i mogu imati visoku linearnost.

Što se tiče upotrebe ovih konvertora , oni imaju široku upotrebu u merniminstrumentima za merenje napona i struje. Osetljivi su na promene temperature.

Imamo dva tipa integrirajućih A/D konvertora:

Konvertor sa jednostrukim nagibom Konvertor sa dvostrukim nagibom

Konvertori sa jednostrukim nagibom

Konvertor sa jednostrukim nagibom transformiše ulazni signal u vreme. Da bi seostvarila linearna zavisnost između veličine ulaznog napona i trajanja vremenskog intervala,referentni napon VR treba da se menja linearno sa vremenom. Da bi se to postiglo ulazninapon se generiše pomoću integratora. Na Slici 1.4. prikazana je šema A/D konvertora sajednostrukim nagibom sa strujnim izvorom. Integrator čine kondenzator C i tranzistor TR1.Tranzistor TR1 upo-trebljen je kao prekidač preko koga se vrši resetovanje, odnosnopražnjenje kondenzatora C. Pre svakog ciklusa konverzije potrebno je resetovati kondenzatorkao i brojač, što se postiže resetovanjem D flipflopa i pri tome izlaz Q kontrolnog kolaobezbeđuje nizak napon na bazi tranzistora TR1, pa tranzistor odlazi u zasićenje i na taj načinprazni kondenzator C.

Sl.1.4. Šema A/D konvertora sa jednostrukim nagibom sa strujnim izvorom

Sl.1.5. Vremenski dijagram signala A/D konvertora sa jednostrukim nagibom

Ciklus konverzije započinje setovanjem kontrolnog flipflopa. Visoki napon na izlazu Qblokira tranzistor TR2, pa kondenzator C počinje da se puni konstantnom strujom tranzistoraTR1. Zahvaljujući tome napon na kondenzatoru VR raste linearno sa vremenom. Ovaj naponse dovodi na komparator radi poređenja sa analognim podatkom VA. Sve dok je VA > VR nakomparatorskom izlazu k postoji visok nivo napona. Brojanje taktnih impulsa traje sve dotle,dok napon VR ne dostigne vrednost VA. Kada se izjednače ta dva napona komparator seprebacuje u stanje ligičke 0, čime je završen konverzacioni ciklus, a krajnji rezultat brojanjapredstavlja digitalni ekvivalent ulazne analogne vrednosti. Prema tome, efektivno vremekonverzije započinje setovanjem kontrolnog flipflopa, a završava se izjednačavanjem ulaznogi referentnog napona. Ciklusno vreme konverzije uklju-čuje i vreme pražnjenja kondenzatoraC. Vremenski dijagrami signala konvertora prikazanog na Slici 1.4. prikazani su na Slici 1.5.

Struja punjenja kondenzatora C je konstantna i ona iznosi:

gde je VZ radni napon Zenerove diode. Vremenska zavisnost referentnog napona data jeizrazom:

Porast referentnog napona ograničen je uslovom:

odakle se nalazi vremenski ekvivalent analogne vrednosti:

Ako se ovaj vremenski interval kvantuje periodom taktnog generatora TP, nalazi se da onsadrži N perioda.

Iz jednakosti:

nalazi se da je:

Gornji izraz pokazuje da je analogni napon VA proporcionalan broju impulsa N koji jeodbrojan na binarnom brojaču, što znači da je prenosna karakteristika konvertora linearna.

Opisani uređaj ponekad se naziva A/D konvertor sa širinskom modulacijom. To upravoznači da veličina analognog signala određuje vreme trajanja, odnosno širinu impulsa u tokukoga se odvija proces brojanja. Posmatrano sa ovog stanovišta opisana konverzija je naročitopogodna za prenos informacija, pri čemu je dovoljno da se prenose samo start i stop impulsivremenskih ekviva-lenata Ti.

Konvertori sa dvostrukim nagibom

Tačnost A/D konvertora sa vremenskom kvantizacijom može da se poveća korišćenjemprincipa konverzije pomoću dvostrukog nagiba. Takav konvertor prikazan je na Slici 1.6.

Sl.1.6. Blok šema A/D konvertora sa dvostrukim nagibom

Integrator je izveden pomoću operacionog pojačavača OP. Start-komandom prekoanalognog prekidača AP zatvara se prekidač P1, a otvara P2. Napon na izlazu operacionog pojačavača počinje linearno da raste i čim pređe potencijal nule komparator K otvara I koloza prolaz taktnih impulsa PT. Ovi impulsi pobuđuju binarni brojač sve dotle, dok svi njegovistepeni ne pređu iz resetovanog u setovano stanje.

Na Slici 1.7. predstavljen je vremenski dijagram signala koji se pojavljuju u A/Dkonvertoru prikazanom na Slici 1.6.

Sl.1.7. Vremenski dijagram signala A/D konvertora sa dvostrukim nagibom

Vreme TA, za koje će brojač stići od 0 do svoje maksimalne vrednosti određeno jekapacitetom brojača i učestanošću taktnog generatora. U toku tog vremena vrši seintegracioni proces pod dejstvom ulaznog analognog napona VA, usled čega se na izlazuoperacionog pojačavača formira linearni napon:

Po isteku vremena TA ništa se nije izmenilo u pogledu dovođenja taktnih impulsa nabrojač. Prvi impuls koji nailazi posle pojavljivanja maksimalne vrednosti brojača, vraćabrojač ponovo u početno stanje, a kao posledica toga prebacuje se i analogni prekidač AP udrugi položaj. Prema tome, na operacionom pojačavaču započinje integracija pod dejstvomreferentnog napona VR tako da se sada na njegovom izlazu formira opadajući linearni napon:

U toku formiranja ovog napona brojač ponovo odbrojava impulse sve dotle dok naponvVR(t) ne dostigne nulti potencijal, kada komparator k sprečava dalje pobuđivanje brojača.Prema tome, iz uslova vVR(TR)=0 nalazi se vremenski ekvivalent analognog napona:

Ako se ovo vreme kvantuje periodom generatora TP, nalazi se da je:

gde je N broj primljenih impulsa u brojaču. Vidi se da je digitalni ekvivalent ulazneanalogne vrednosti izražen brojem impulsa koje brojač primi u toku druge integracije.Primećujemo da kod A/D konvertora sa dvostrukim nagibom, za razliku od A/D konvertorasa jednostrukim nagibom, vremenska konstanta RC nema uticaja na proces konverzije, pa jetime eliminisana i greška koju ona unosi. Šta više, konverzija ne zavisi ni od stabilnostietalona tj. periode taktnog generatora, s obzirom da se i vreme TA meri istim etalonom. Prematome, A/D konvertor sa dvostrukim nagibom odlikuje se velikom tačnošću, ali i vrlo malombrzinom konverzije. To je sasvim razumljivo kad se ima u vidu da ciklus konverzije obuhvatai vremenski period TA, koji je utoliko veći što je rezolucioni napon konvertora manji.

1.3. PRATEĆI A/D KONVERTOR

Prateći A/D konvertor koristi D/A konvertor kao referencu za formiranje digitalnogekvivalenta analognog signala. Logička šema pratećeg A/D konvertora prikazana je na Slici1.8.

Ovaj tip A/D konvertora je veoma jednostavne konstrukcije. Sastoji se od obostranogbrojača, D/A konvertora i komparatora. Brojač se taktuje signalom TAKT, koji se možezabraniti signalom GATE, ako postavimo signal u stanje logičke nule GATE=0. Komparatorporedi ulazni napon Vul sa izlaznim naponom iz D/A konvertora Viz. Ako je Vul > Viz izlazkomparatora je k=1, brojač broji unapred, povećava se sadržaj obostranog brojača, pa prematome i napon Viz raste. Kada postane Vul < Viz, menja se stanje izlaza komparatora i brojačpočinje da broji unazad. Ako Vul ne menja vrednost i ako je histerezis komparatora manji od1 LSB, već nakon prvog taktnog impulsa napon Viz će ponovo postati manji od Vul,komparator će da promeni stanje, brojač će da promeni smer brojanja i napon Viz ponovoraste. Sve dok Vul ne promeni vrednost, brojač broji po jedan impuls napred, po jedan nazad,a napon Viz osciluje oko napona Vul za 1 LSB.

Sl.1.8. Prateći A/D konvertor

Vremenski dijagram promene napona Viz u funkciji promene ulaznog napona Vul

prikazan je na Slici 1.9.

Sl.1.9. Vremenski dijagram napona pratećeg A/D konvertora

Za vreme dok je signal GATE na nultom logičkom nivou na brojač ne stižu taktniimpulsi, brojač ne menja sadržaj tako da i napon na izlazu D/A konvertora ne menja vrednost.

Kada je GATE=1, brojač u zavisnosti od logičkog nivoa izlaza komparatora broji unapred iliunazad, a napon na izlazu D/A konvertora teži da dostigne Vul i da prati promene Vul. Brzinapromene napona Viz zavisi od periode taktnih impulsa tc. Minimalna vrednost tc je ograničenavremenom postavljanja D/A konvertora i kašnjenjem komparatora. Ako je promena naponaVul brža od maksimalne brzine promene Viz, izlazni digitalni kod, a time i napon Viz će dakasni u odnosu na ulazni napon. Pošto promenom učestanosti signala TAKT može da semenja brzina promene napona Viz, prateći A/D konvertor može da se koristi kao specifičandigitalno upravljiv filtar.

Sa vremenskog dijagrama na Slici 1.9. vidi se da je, nakon što je u trenutku t2 logičkinivo signala GATE postao GATE=0, izlazni napon je zadržao vrednost koju je imao u t=t2.Ovim je ostvarena funkcija analogno-digitalnog prati/pamti kola. Informacija o veličininapona u trenutku prebacivanja u režim "pamti" (t2) je raspoloživa kako u digitalnom, tako i uanalognom obliku i može ostati zapamćena neograničeno dugo, za razliku od analognihprati/pamti kola.

1.4. ADC SA SUKCESCIVNOM APROKSIMACIJOM (SAR)

A/D konvertori sa sukcesivnim aproksimacijama (SAR ADC) imaju malu potrošnju izauzimaju relativno malo mesta na silicijumskoj pločici. Ova kombinacija performansi ih činiidealnim za veliki broj aplikacija kao što su: instrumenti koji su baterijski napajani,industrijska kontrola, akvizicija podataka i mnoge druge.

SAR ADC su čest izbor za aplikacije sa srednjom i visokom rezolucijom i sa srednjombrzinom konverzije (od nekoliko μs do nekoliko desetina μs). Najčešće se biraju gde brzinaodabiranja ne prelazi 5 μs, a opseg rezolucije SAR A/D konvertora je od 8 do 16 bita.Principijelna šema A/D konvertora sa sukcesivnim aproksimacijama data je na Slici 1.10.

Sl.1.10. A/D konvertor sa sukcesivnim aproksimacijama

Maksimalni ulazni napon koji se može priključiti na konvertor je Vulmax i on je jednaknaponu pune skale Vps tj. Vulmax = Vps . Maksimalni izlazni napon iz D/A konvertora Viz je za 1LSB manji od napona Vps. Pod ovakvim uslovima D/A konvertor će, kad je MSB bitpostavljen na jedinicu (Qn-1 =1), a svi ostali na nulu, generisati napon Viz = Vps/ 2. Sledeći bit(Qn-2=1) ima težinu Vps / , odnosno, pošto se radi o binarnom D/A konvertoru, svaki sledećibit ima težinu upola manju od predhodnog.

Konverzija počinje tako što, nakon priključenog Vul, kontrolno logičko kolo postavilogičku jedinicu u bit najveće težine registra sukcesivnih aproksimacija (Qn-1). D/A konvertorgeneriše napon Viz = Vps / 2 koji se poredi sa Vul. Ako je Vul > Vps / 2, MSB bit digitalnogekvivalenta napona Vul je jedan, a ako je Vul < Vps / 2, tada taj bit treba da bude nula.Kontrolna logika, na osnovu izlaza komparatora resetuje (ako je k=0), ili ne resetuje (ako jek=1) MSB flipflop u registru sukcesivnih aproksimacija, čime je definisan bit najvećevrednosti Qn-1 izlazne informacije, a zatim postavlja drugi bit po težini Qn-2 na logičkujedinicu. Komparator poredi novu vrednost Viz (koja je Vps / ili 3Vps / u zavisnosti dobijenogu poređenju sa bitom najveće vrednosti) sa Vul, a zatim kontrolna logika, na osnovu izlazakomparatora resetuje ili ne flipflop za taj bit (Qn-2) i definisana je vrednost bita drugog potežini. Kontrolna logika postavlja sledeći bit koji ima težinu upola manju od predhodnog nalogičku jedinicu. Proces poređenja i postavljanja narednih flipflopova se nastavlja sve do bitanajmanje težine Q0. U zavisnosti od logičkog nivoa komparatora flipflop bita najmanje težinese resetuje ili ostaje logička jedinica. Time je konverzija završena.

Kao primer, na Slici 1.11. pokazan je vremenski dijagram napona Viz idealnogčetvorobitnog A/D konvertora sa sukcesivnim aproksimacijama.

Sl.1.11. Promena napona D/A konvertora prilikom A/D konverzije

Na slici 1.11. je pretpostavljen ulazni napon 11/16 > Vul/Vps >5/8. Konverzija počinjepostavljanjem koda "1000" u SAR (registar sukcesivnih aproksimacija). Izlazni napon D/Akonvertora se postavlja na Viz = Vps / 2. Pošto je Vul > Viz, na osnovu k=1, u trenutku t1

kontrolna logika ne resetuje Q3, čime je određen MSB bit izlazne informacije, postavlja Q2=1,tako da je kod upisan u registar sukcesivnih aproksimacija (SAR) "1100", a izlazni naponD/A konvertora se postavlja na Viz=3 / Vps. Sada je Vul < Viz, kontrolna logika u trenutku t2, naosnovu k=0 resetuje Q2 i bezuslovno postavlja Q1=1. Ovim je određena i druga cifra izlaznedigitalne informacije. SAR je postavljen u stanje "1010", a Viz na Viz= 5Vps/8. Pošto je Vul >Viz, k=1 zabranjuje da kontrolna logika resetuje Q1, u trenutku t3 postavlja se Q0=1, tako da jeu SAR registru stanje "1011". U trenutku t se na osnovu k=0 resetuje Q0, tako da je konačanrezultat konverzije koji je ostao u registru sukcesivnih aproksimacija Q3Q2Q1Q0="1010", Štoje najbliži binarni broj koji odgovara ulaznom naponu.

Na istom vremenskom dijagramu na slici je isprekidanom linijom prikazan tokkonverzije napona Vul < Vps / 16. Nakon četiri koraka sukcesivnih aproksimacija, kao rezultatkonverzije se dobija stanje Q3Q2Q1Q0="0000".

Na osnovu sprovedene analize funkcionisnja A/D konvertora sa sukcesivnimaproksimacijama (skraćeno SAR ADK) mogu se definisati uslovi za sintezu registra sukcesivnih aproksimacija (SAR) i kontrolne logike (KL):

Konverzija analognog signala u digitalni binarni kodovan broj od n cifara se obavlja u n+1 taktnom intervalu, od kojih prvi (t0) inicijalizuje sekvencu sukcesivnih aproksimacija, a poslednji (tn) označava kraj konverzije.

Start konverzije se zadaje asinhrono u odnosu na taktni impuls A/D kon-vertora.

Vreme između dva susedna taktna impulsa treba da je dovoljno dugačko, kako bi isteklo vreme postavljanja D/A konvertora, kašnjenja kroz kom-parator i kašnjenja kroz kontrolnu logiku.

Korišćeni n-bitni D/A konvertor mora imati monotono rastuću karakteristiku prenosa (diferencijalnu linearnost bolju od ±0.5 LSB).

Flipflopovi registra sukcesivnih aproksimacija (SAR registra) treba da imaju mogućnost pojedinačnog postavljanja i resetovanja.

Ulazni napon Vul ne sme da se menja u toku konverzije, s obzirom da se flipflopovi postavljaju bit po bit, a već postavljeni flipflopovi, u slučaju promene Vul, ne mogu dapromene stanje.

Vreme konverzije A/D konvertora sa sukcesivnim aproksimacijama ja dato izrazom:

tSARADK=(n+1)*tc

gde je n- broj bita konvertora , a Tc - perioda ponavljanja impulsa CLK. Mini-malnaperioda ponavljanja CLK zavisi od vremena postavljanja D/A konvertora, od kašnjenja krozkomparator i kašnjenja kroz registar sukcesivnih aproksimacija sa pripadajućim logičkimkolima. Dominantan uticaj na vreme konverzije ima vreme postavljanja D/A konvertora,pošto je ovo vreme često i za red veličine duže od ostalih kašnjenja u mreži. Tipično vremekonverzije za, na primer, dvanaestobitne integrisane SAR ADK je od 1μs za najbrže, donekoliko desetina μs za sporije ADK.

Brzina SAR ADK je ograničena sa:

Vremenom smirivanja D/A konvertora Komparatorom, koji za određeno vreme mora da detektuje male razlike

između napona Vul i Viz

Vremenom izvršavanja logičkih operacija.

Maksimalno smirivanje D/A konvertora je najčešće određeno smirivanjem MSB-a.Linearnost celokupnog A/D konvertora je limitirana linearnošću D/A konvertora. Zbog toga,SAR ADK-i čija rezolucija prelazi 12 bita često zahtevaju neku vrstu kalibracije ilidodavanje novih komponenti da bi se postigla potrebna linearnost. Dodavanje novihkomponenti donosi sa sobom i problem slaganja (uparenosti) komponenti. Zbog sveganavedenog, u praksi najčešće srećemo realizacije čija rezolucija ne prelazi 12 bita.

Najvažnije prednosti A/D konvertora sa sukcesivnim aproksimacijama su malapotrošnja, visoka rezolucija, tačnost i to što zauzimaju malo mesta na sili-cijumskoj pločici.Glavna ograničenja u strukturi su mala brzina odabiranja, kao i zahtevi da tačnost pojedinihdelova (kao što su D/A konvertor i komparator) bude na nivou tačnosti celog sistema.

1.5. SIGMA-DELTA A/D KONVERTORI

Sigma-delta konvertori se karakterišu visokom rezolucijom, tačnošću, vi-sokomintegrabilnošću i niskom cenom. Zbog navedenih osobina oni su veoma zastupljeni ukomercijalnim aplikacijama kao sto su mobilna telefonija, ADSL tehnologija i mnoge druge.

U samoj realizaciji možemo uočiti dve strane ovog konvertora:

analognu stranu (jednostavna, čini je 1-bitni A/D konvertor) digitalnu stranu (kompleksnija).

Blok šema sigma – delta A/D konvertora prikazana je na Slici 1.12.

Sl.1.12. Blok šema sigma – delta A/D konvertora

Radi lakšeg razumevanja principa rada i strukture sigma-delta konvertora tekst jepodeljen na sledeće delove:

oversampling delta modulaciju uobličavanje spektra šuma (noise shaping) digitalno filtriranje decimaciju.

OVERSAMPLING (“prekomerno odmeravanje”)

Po teoremi o odabiranju, brzina odabiranja F mora biti barem dva puta veća od širineopsega ulaznog signala. Kada je Fs > 2Fb, to se zove oversampling. Na primer, neka je na ulazobičnog višebitnog A/D konvertora doveden sinusni signal koji se odabira frekvencijom kojaje dva puta veća od njegovog opsega. Kada signal prođe kroz konvertor, na izlazu će se zarezultat dobiti koristan signal i mnoštvo nasumičnog šuma. Ovo je šum kvantizacije, koji jerezultat sledećeg: ulazni signal A/D konvertora je kontinualni signal sa beskonačnim brojemmogućih stanja, a digitalni izlaz je diskretna f-ja čiji je broj različitih stanja određenrezolucijom konvertora. Prema tome, AD konverzija gubi određen deo informacija i uvodismetnje u signal. Amplituda ove greške je nasumična, sa vrednostima do ±LSB. Na Slici1.13. prikazan je koristan signal i šum u frekvencijskom domenu.

Sl.1.13. Signal na izlazu konvertora u frekvencijskom domenu kada je Fs=2Fb

Ako se posmatra isti ulazni signal,ali se frekvencija odabiranja poveća k puta, na kF, štoje prikazano na Slici 1.14, vidi se da se nivo šuma smanjio, a energija šuma se rasporedila naveći frekvencijski opseg (pri tom je odnos signal/šum ostao isti).

Propuštanjem ovakvog signala kroz digitalni filtar dobijaju se mnogo bolji rezultatinego što bi se dobili kada ne bi koristili oversampling. Prikaz signala propuštenog krozdigitalni filtar dat je na Slici 1.15.

Sl.1.14. Signal na izlazu konvertora kada je brzina odabiranja povećana k puta

Sl.1.15. Odziv digitalnog filtra nakon oversampling-a

DELTA MODULACIJA

U osnovi ideje delta modulacije je digitalni prenos razlike susednih odbiraka analognog ulaznog signala, čime se smanjuje količina prenesenih podataka. Za demodulaciju koristi se integrator i niskopropusni filtar koji odstranjuje šum kvantizacije. Na Slikama 1.16 i 1.17 prikazana je blok šema delta modulacije i demodulacije:

Sl.1.16. Delta modulacija

Sl.1.17. Demodulacija

UOBLIČAVANJE SPEKTRA ŠUMA (noise shaping)

Ako zanemarimo nesavršenost realnih komponenti pri realizaciji sigma deltamodulatora, ukupna greška je jednaka grešci kvantizacije. Blok šema jednog takvog sigma delta modulatora prikazana je na Slici 1.18.

Sl.1.18. Blok šema sigma delta modulatora sa niskopropusnim filtrom

Signal Y(s), kad imamo da je N(s)=0, jednak je:

odakle dobijamo da je prenosna funkcija modulatora jednaka:

,dobijamo da je to za niskopropusni filtar.

Ako želimo da izrazimo prenosnu karakteristiku signala šuma, kada je X(s)=0, imamo:

, odakle dobijamo da je prenosna karakteristika jednaka:

, prema tome, dobijamo da je to visokopropusni filtar.

Dakle, zaključujemo kako se sigma delta modulator ponaša kao nisko-propusni filtar zasignal, a kao visokopropusni filtar za šum. Na taj način je većina šuma "pomerena" na visokefrekvencije. To predstavlja uobličavanje spektra šuma. Karakteristika spektra korisnog signala i šuma prikazana je na Slici 1.19.

Sl.1.19. Karakteristika korisnog signala i signala šuma

Ako sada primenimo digitalni filtar, on će otkloniti više šuma nego što bi se otklonilo primenom samog oversamplinga. Na Slici 1.20. prikazan je signal zajedno sa šumom i označen je deo koji izdvajamo uz pomoć digitalnog filtra. Izdvajamo samo koristan signal.

Sl.1.20. Izdvajanje korisnog signala uz pomoć digitalnog filtra

Primer jednog sigma-delta modulatora prvog reda prikazan je na sledećoj Slici 1.21.

Sl.1.21. Blok šema sigma-delta modulatora prvog reda

Sigma-delta modulator se sastoji iz jednog diferencijalnog pojačavača, integratora ikomparatora sa povratnom spregom koja sadrži 1-bitni D/A konvertor. Ovaj D/A konvertorsluži za održavanje srednje vrednosti izlaza integratora blizu referentnog nivoa komparatora.Na izlazu modulatora formira se povorka "jedinica" i "nula". Gustina "jedinica" na izlazuproporcionalna je ulaznom signalu. Povećanjem amplitude ulaznog signala komparatorgeneriše veći broj "jedinica" i obrnuto, smanjivanjem amplitude ulaznog napona komparatorgene-riše manji broj "jedinica".

Modulator prvog reda obezbeđuje poboljšanja odnosa signal/šum od 9dB za svakodupliranje frekvencije odabiranja. Može se postići uobličavanje spektra šuma koristeći višeod jedne faze integracije i sumiranja u sigma-delta modulatoru. Na primer, sigma-deltamodulator drugog reda obezbeđuje poboljšanja odnosa signal/šum od 15dB za svakoudvostručavanje frekvencije odabiranja. Principijelna šema jednog sigma-delta modulatoratrećeg reda prikazana je na Slici 1.22.

Sl.1.22. Principijelna šema sigma-delta modulatora trećeg reda

DIGITALNO FILTRIRANJE

Digitalni NF filtar je sastavni deo sigma-delta konvertora. Uloga digitalnog filtra je sledeća:

usrednjava povorku 1-bitnih podataka poboljšava rezoluciju A/D konvertora uklanja šum kvantizacije koji je izvan opsega koji nas interesuje (određuje širinu

opsega signala) određuje vreme smirivanja

DECIMACIJA

Decimacija, koja se još zove i downsampling, je proces odbacivanja viška odabiranihpodataka bez gubitka informacije. Ona se karakteriše faktorom decimacije M koji može bitibilo koji ceo broj i predstavlja odnos ulaznog i izlaznog opsega. Svrha decimacije jestesmanjivanje frekvencije izlaznog signala na upotrebljivu vrednost. Smanjivanje opsega kaorezultat daje i jeftiniju imple-mentaciju. Primer decimacije dat je na Slici 1.23.

Sigma-delta konvertori svoj rad temelje na tri pojma:

oversampling uobličavanje spektra šuma decimacija

Sl.1.23. Primer decimacije

Zbog toga sigma-delta konvertori imaju veoma visoku rezoluciju i tačnost, ali i malubrzinu. Neke od osnovnih karakteristika sigma-delta konvertora su:

Visoka izlazna rezolucija (2 bita) (Kod sigma-delta konvertora je povećana rezolucijana račun smanjenja brzine).

Prednost ovih konvertora je što ne zahtevaju dodatna kola ili kalibraciju, čak i kadimamo visoku rezoluciju.

Visoka tačnost.

Standardni sigma-delta A/D konvertori koji se uglavnom koriste u digitalnim audioaplikacijama, imaju ograničenu širinu propusnog opsega na 22kHz. U novije vremeneki konvertori su dostigli širinu propusnog opsega od 1MHz do 2 MHz sa 12 do 16bita rezolucije. Od najbržih sigma-delta A/D kon-vertora se ne očekuje da imajuznačajno širi propusni opseg od nekoliko MHz u bliskoj budućnosti.

Zauzimaju mnogo mesta na čipu (najviše mesta zauzimaju digitalni filtar i decimator).

Ograničenje ove strukture je i kašnjenje koje je znatno veće nego kod drugih tipovaA/D konvertora. Zbog oversemplinga i kašnjenja sigma-delta A/D konvertori se retkosreću u aplikacijama u kojima se koristi multipleks.

1.6. FLEŠ A/D KONVERTORI

Fleš A/D konvertori (Flash ADC) ili kako ih još zovu paralelni A/D konvertori spadajuu klasu najbržih A/D konvertora. Najbrži način da konvertujemo analogni oblik napona udigitalni oblik ostvaruje se pomoću ovog A/D konvertora. Ovi konvertori su idealni zaaplikacije koje zahtevaju veliku širinu opsega.

Fleš A/D konvertori troše puno energije, imaju relativno nisku rezoluciju i mogu bitiveoma skupi, što ih ograničava na korišćenje u aplikacijama sa visokim frekvencijama.Koriste se za akviziciju podataka, satelitske komunikacije, radarsku obradu, digitalneosciloskope i visokonaponske disk drajvere.

Fleš A/D konvertor je sačinjen od veoma brzih kaskadnih komparatora. Svakikomparator predstavlja 1LSB, a izlazni kod se može odrediti u jednom kompara-torskomkolu. Osnovna realizacija fleš A/D kovertora prikazana je na Slici 1.24.

Sl.1.24. Osnovna blok šema fleš A/D konvertora

Realizacija fleš A/D konvertora sa termometarskim kodom prikazana je na Slici 1.25.Za jedan N-bitni konvertor potrebno je da kolo sadrži 2N-1 kom-paratora. Otporničkirazdelnik sa 2N otpornika obezbeđuje referentni napon. Referentni napon za svaki komparatorje za jedan LSB veći od referentnog napona za komparator koji je odmah ispod. Svakikomparator daje "1" kada je njegov analogni ulazni napon veći od referentnog naponadovedenog na njega. U suprotnom, izlaz je "0". Prema tome, ako je analogni ulaz između VX

i VX5, komparatori X1 do X daju jedinice, a preostali komparatori daju nule. Ovo je poznatokao termometarsko enkodiranje, a tako je dobilo naziv jer je slično živinom termometru kodkoga živin stub uvek raste do odgovarajuće temperature i iznad te vrednosti živa ne ide.Termometarski kod je zatim dekodiran u odgovarajući izlazni kod.

Sl.1.25. Fleš A/D kovertor sa termometarskim kodom

Što se komparatora tiče oni su tipično kaskada širokopojasnih stepena niskih pojačanja.Ovo pojačanje je malo, jer je na visokim frekvencijama teško postići i širok opseg i velikopojačanje. Dizajnirani su za nizak napon ofseta, takav da je ulazni ofset svakog komparatoramanji od LSB-a A/D konvertora. U suprotnom, komparatorski ofset bi mogao lažno navestikomparator, pri čemu digitalni kod ne bi reprezentovao termometarski kod (greška na najniža2 bita). Leč sa osve-žavanjem na svakom komparatorskom izlazu čuva rezultat. Leč imapozitivnu povratnu spregu, tako da je krajnje stanje zasigurno ili "1" ili "0".

Problemi kod realnih fleš A/D konvertora

Kao i kod svih ostalih realnih komponenata i kod realnih fleš (flash) A/D konvertora se javljaju problemi. Najčešće probleme ćemo ukratko predstaviti.

U normalnim uslovima komparatorski izlaz će biti termometarski kod kao što je naprimer "00011111", a greške mogu izazvati izlazni kod kao što je na primer "00010111".Ovaj izlaz nulte sekvence se naziva ISKRA (sparkle). Ovo može biti izazvano nesavršenošćuulaznog nagomilavanja ili vremenskom neusaglašenošću komparatora. Moderni konvertorikao što je MAX10 uvrštavaju ulazno kolo za odmeravanje i zadršku, SH kolo (sample&hold)ispred A/D konvertora sa enko-dirajućom tehnikom koja sprečava iskra kodove.

Kada je digitalni izlaz komparatora nejasan (ni nula ni jedinica), izlaz je definisan kaometastabilan. Metastabilnost može biti redukovana obezbeđivanjem više vremena zaregeneraciju. Takođe, metastabilnost se može poboljšati Grejovim kodom enkodiranja.Grejov kod obezbeđuje da se u jednom trenutku samo jedan bit u izlazu promeni. KodGrejovog koda svaki kod se razlikuje za tačno jednu cifru (jedan kod) od kodova susednihnjemu tj. od kodova pre i posle njega. Komparatorski izlazi su prvo konvertovani u Grejevkod enkodiranja i onda kasnije dekodirani u binarni, ako je to poželjno. Drugi problem koji sejavlja je taj kada se metastabilan izlaz kreće dvema različitim kružnim putanjama. Mogućasituacija koja može da se dogodi je da jedna putanja “proglasi” ulaz kao "1" dok drugaputanja “smatra” da je na ulazu "0". Ovo može da stvori glavne greške. Da bi se ovakvegreške izbegle potrebno je da samo jedna kružna putanja oseti metastabilan izlaz.

Još jedna stvar koja može da stvara probleme je frekventna zavisnost izlaznog signala.Kada se ulazni signal promeni pre nego što komparator izvrši svoje odlučivanje, performansaA/D konvertora je nepovoljno realizovana. Naj-ozbiljniji problem u realizaciji je smanjivanjeodnosa signal/šum (plus distorzija) kako frekvencija analognog ulaza raste.

Kada proanaliziramo zavisnost fleš A/D konvertora od rezolucije dolazimo dozaključka da se brzina konverzije fleš A/D konvertora ne menja značajno sa povećanjemrezolucije. Kod konvertora sa sukcesivnim aproksimacijama brzina konverzije se menjalinearno sa povećanjem rezolucije, dok se kod integrirajućih vreme duplira sa svakim bitompovećanja rezolucije. Usaglašavanje fleš konvertora obično ograničava rezoluciju na oko 8bita. Zahtevi kod usaglašavanja komponenti se dupliraju sa svakim bitom povećanjarezolucije. Kod fleš A/D konvertora svaki bit povećanja rezolucije gotovo da udvostručavaveličinu kola. Snaga se takođe udvostručava. Kod A/D konvertora sa sukcesivnim aproksimacijama i kod sigma-delta konvertora promena je linearna dok kod integrirajućih neće doći do značajnih promena. Cena kola takođe raste sa povećanjem njegove složenosti.

CMOS fleš A/D konvertori su dostupni na niskim brzinama i rezolucijama i obično sunamenjeni za inegrisanje u velika CMOS kola. Za aplikacije koje zahtevaju skromnurezoluciju, obično do 8 bita, na frekvencijama semplovanja od nekoliko stotina MHz,arhitektura fleš A/D konvertora bi mogla biti jedina povoljna alternativa. Za aplikacije savisokom frekvencijom analognog ulaza, izabrani A/D konvertor bi trebao da ima jednoulazno kolo za odmeravanje i zadršku.

1.7. PRENOSNA FUNKCIJA A/D KONVERTORA

Prenosna funkcija je dijagram na kome je prikazan kod na izlazu iz A/D konvertora zavrednosti ulaznog signala A/D konvertora. Dijagram prenosne funkcije nije kontinualan većse sastoji od 2N kodova, gde je N rezolucija A/D konvertora u bitima. Ako bi povezali ovekodove jednom linijom (obično kroz tačke na prelasku sa jednog koda na drugi), idealnaprenosna funkcija bi bila prava linija. Linija povučena kroz tačke na svakoj granici izmeđukodova, počinjala bi u koordinatnom početku a nagib prave bi bio isti (kao na Slici 1.26.) zasvaki A/D konvertor.

Sl.1.26. Idealna prenosna funkcija 3-bitnog A/D konvertora

Slika 1.26. prikazuje idealnu prenosnu funkciju za 3-bitni A/D konvertor sa referentnim tačkama na ivici promene koda. Izlazni kod biće najmanji (000) za vrednosti ulaznog signala ispod 1/8 maksimalne vrednosti (to je i širina jednog koda tog A/D konvertora). Takođe, primetite da A/D konvertor dostiže najveći izlazni kod (111) već na 7/8 maksimalne vrednosti dinamičkog opsega, a ne na granici dinamičkog opsega. Znači, prelazak na maksimalni digitalni izlazni kod ne dešava se kada je vrednost ulaznog napona na granici dinamičkog opsega. Prelazak se dešava kada je napon za jedan kod – ili najmanje značajan bit (LSB) – manji od dinamičkog opsega (drugim rečima od referentnog napona).

Sl.1.27. Prenosna funkcija 3-bitnog A/D konvertora sa ofsetom od -1/2 LSB

Prenosna funkcija može biti implementirana sa ofsetom od -½ LSB, kao što jeprikazano na Slici 1.27. Ova translacija prenosne funkcije ulevo translira i opseg greškekvantizacije iz (-1 do 0 LSB) u opseg (-½ do +½ LSB). Iako je ovaj ofset nameran, on sečesto navodi u specifikacijama kao deo greške ofseta.

1.8. GREŠKE A/D KONVERTORA

Ograničenja u materijalima koji se koriste za izradu znače da u praksi A/D konvertorineće imati idealnu prenosnu funkciju. Odstupanja od idealne prenosne funkcije definišu DCpreciznost i okarakterisana su parametrima u tablicama tehničkih podataka.

Rezultat AD konverzije odstupa od idealnog zbog varijacija u procesu izrade što jezajedničko za sva integrisana kola, kao i zbog raznih drugih izvora grešaka u samom procesuanalogno-digitalne (A/D) konverzije. Preciznost A/D konvertora zavisi od nekoliko ključnihtehničkih osobina, koje obuhvataju diferencijalnu nelinearnu grešku (DNL), integralnunelinearnu grešku (INL), ofset i grešku poja-čanja, preciznost referentnog napona, uticajtemperature i dinamičke perfor-manse.

Dve popularne metode za utvrđivanje ukupne greške sistema su metoda kvadratnogkorena sume kvadrata grešaka (root-sum-square - RSS) i metoda najgoreg slučaja. RSSmetoda podrazumeva kvadriranje pojedinačnih grešaka, njihovo sabiranje i konačnokvadratni koren zbira daje ukupnu grešku:

UKUPNA GREŠKA =

, gde En predstavlja pojedinačnu grešku neke komponente ili parametra.

Ovaj metod je najprecizniji kada pojedinačne greške nisu u međusobnoj korelaciji (štomože a ne mora biti slučaj). Kod metode najgoreg slučaja, sve pojedinačne greške se sabiraju.Ova metoda garantuje da greška nikada neće preći određenu granicu. Kako se na ovaj načindobija gornja granica greške, stvarna greška je uvek manja od ove vrednosti (vrlo čestoMNOGO manja). Izmerena stvarna greška obično je negde između vrednosti dobijene na ovadva načina, ali je često bliža vrednosti dobijenoj RSS metodom. U zavisnosti od potreba izahteva bira se između najgore i tipične vrednosti grešaka. Odluka o tome koja će vrednostbiti korišćena zavisi od mnogo faktora, uključujući tu i standardnu devijaciju od merenevrednosti, važnosti pojedinih parametara, veličini greške u odnosu na druge greške, itd. Takoda u stvari i ne postoje neka tačno određena i stroga pravila koja moraju bit ispoštovana.

Od aplikacije zavisi koje će specifikacije projektant da smatra najvažnijim. Na primer,DTMF dekoder uzorkuje telefonski signal kako bi utvrdio koji je taster pritisnut na aparatu satonskim biranjem. U ovom slučaju najbitnije je izmeriti snagu signala (iz određenog setafrekvencija) među ostalim tonovima i šumom koji nastaje prilikom A/D konverzije. U ovomprojektu, projektant će najviše paž-nje da obrati na parametre dinamičkih performansi kaošto su odnos signal/šum i harmonijska izobličenja. U drugom primeru, sistem može daočitava signal koji meri temperaturu neke tečnosti. U ovom slučaju, DC preciznost merenja jenajbitnija tako da će ofset, pojačanje i nelinearnosti biti najpre proveravane.

Ne mora da znači, da ako uzmemo A/D konvertor sa više bita od predviđenog za nekuodređenu preciznost, da ćemo i dobiti karakteristike konvertora u željenoj preciznosti. Ako naprimer, pretpostavimo da ja potrebno postići pre-ciznost od 0,1% ili 10-bitnu preciznost(1/210), tako da ima smisla odabrati konvertor sa rezolucijom većom od ove. Ako odaberemo12-bitni konvertor, možemo da pretpostavimo da će to biti dovoljno; ali bez analize specifikacije, nema garancije da on postiže 12-bitne performanse (on može biti boljih ililošijih karakterisitka). Na primer, 12-bitni A/D konvertor sa integralnom greškomnelinearnosti od LSB-a (Least Significant Bit - najmanje važan bit) može postići samo 10-bitnu preciznost u najboljem slučaju (ako se podrazumeva da su greške ofseta i pojačanjakalibrisane). Uređaj sa integralnom greškom nelinearnosti od 0.5 LSB-a može postići greškumanju od 0.0122% odnosno 13-bitnu preciznost (ako su uklonjene greške ofseta i pojačanja).Da bi se izračunala najveća preciznost, potrebno je maksimalnu integralnu greškunelinearnosti podeliti sa 2N, gde je N – broj bita. U našem slučaju, ako dopustimo grešku od0.075% (tj. 11-bitnu grešku) za A/D konvertor, ostaje nam greška od 0.025% za ostatakelektronskog sklopa, što uključuje greške senzora, grešku od operacionih pojačavača,multipleksera, eventualnog D/A konvertora, ili drugih analognih izlaznih signala na putanjisignala.

Mnogi signali su relativno statični, kao npr. izlazni signali temperaturnih senzora ilisenzora pritiska. U takvim aplikacijama mereni signal je povezan sa nekom fizičkomveličinom i apsolutna preciznost merenja tog napona je važna. Parametri A/D konvertora kojiopisuju ovaj vid preciznosti su greška ofseta, greška pojačanja dinamičkog opsega,diferencijalna nelinearnost (DNL) i inte-gralna nelinearnost (INL). Ova četiri parametra upotpunosti opisuju apsolutnu preciznost A/D konvertora.

Iako se ne navodi kao parametar jedna od osnovnih grešaka A/D konvertora, a nastajekao rezultat pretvaranja signala i podataka je greška kvantizacije. Ova greška ne može bitiizbegnuta u merenjima uz A/D konverziju. DC preciznost i rezultujuću apsolutnu greškuodređuju četiri parametra – ofset, pojačanje u celom dinamčkom opsegu, INL i DNL. Greškakvantizacije je nezaobilazni rezultat predstavljanja analognog signala u digitalnim brojevima(drugim rečima, plod analogno-digitalne konverzije). Maksimalna greška kvantizacije jeodređena rezo-lucijom merenja (ili rezolucijom A/D konvertora, ako je signal oversampleovan).Dalje, greška kvantizacije će se pojaviti kao šum, poznatiji kao šum kvantizacije u dinamičkoj analizi. Na primer, greška kvantizacije pojaviće se kao prag šuma u FFT dijagramu (frekvencijskom spektru) merenog signala na ulazu A/D kon-vertora.

Sl.1.28. Greška ofseta kod realnog A/D konvertora

Sl.1.29. Greška pojačanja kod realnog A/D konvertora

Sl.1.30. Diferencijalna nelinearnost kod realnog A/D konvertora

1.9 Primer sa AD konvertorom u Code Composer Studio v4

Karakteristike Analogno digitalni konvertor DSP Ti320F28027:

12-bitni ADC sa dva sample-and-hold (S/H)

• Simultano ili sekvencijalno uzimanje odbiraka

• Pun opseg analognog ulaza: 0 V to 3.3 V fiksno, ili VREFHI/VREFLO odnos

• Radi sa punim sistemskim klokom, nije potrebno preskalirati klok

• 16 ulaznih kanala preko multipleksera

•, 16 SOC’s (Start-Of-Conversions) configurable for trigger, sample window, and channel

• 16 result registers (individually addressable) to store conversion values

• Multiple trigger sources

– S/W - software immediate start

– ePWM 1-7

– GPIO XINT2

– CPU Timers 0/1/2

– ADCINT1/2

• 9 flexible PIE interrupts, can configure interrupt request after any conversion

PRIMER:

Generisati sinusni signal učestanost 1Hz korišćenjem PWM modulatora. Sinusoida sa aproksimira sa 16 odbiraka. Učestanost PWM modulatora je 2MHz. Sistemski klok DSP-a je 60MHz. Pre izbacivanja nove vrednosti širine impulsa A/D konvertorom uzeti vrednost napona sa filtra na izlazu PWM modulatora. Uzeti 256 vrednosti i smestiti ih u vektor a potom ga prikazati u grafičkom okruženju.

Konfigurisati AD konvertor tako da kontinualno uzima odbirke sa ulaza A0.

//=======================

// ADC INITIALISATION

//=======================

EALLOW;

AdcRegs.ADCCTL1.bit.ADCREFSEL = 0; // use internal band gap reference

AdcRegs.ADCCTL1.bit.ADCBGPWD= 1;// power up band gap

AdcRegs.ADCCTL1.bit.ADCREFPWD= 1;// power up reference

AdcRegs.ADCCTL1.bit.ADCPWDN = 1;// power up rest of ADC

AdcRegs.ADCCTL1.bit.ADCENABLE= 1;// enable ADC output

for(i=0; i<5000; i++){}// wait 60000 cycles = 1ms (each iteration is 12 cycles)

AdcRegs.ADCCTL1.bit.INTPULSEPOS= 1;// create int pulses 1 cycle prior to output latch

//EOC = end of conversion event, SOC = start of conversion event

AdcRegs.INTSEL1N2.bit.INT1SEL = 0;// ADCCH0 (ADC-A0) EOC causes ADCInterrupt1

AdcRegs.INTSEL1N2.bit.INT1CONT = 1;// set ADCInterrupt 1 to auto clr (continuous conversion)

AdcRegs.INTSEL1N2.bit.INT1E = 1;// enable ADCInterrupt1; 0=none, 1=ADCInt1, 2=ADCInt2

AdcRegs.ADCINTSOCSEL1.bit.SOC0 = 1;// ADCInterrupt1 causes SOC0

AdcRegs.ADCSOC0CTL.bit.CHSEL= 0; // convert ADC-A0 (CH0) when SOC0 is received

AdcRegs.ADCSOC0CTL.bit.ACQPS = 6;// set S/H window to 6 clk cycles (117ns)

AdcRegs.ADCSOCFRC1.all = 0x0001; // kick start ADC by causing an ADCInterrupt1 event

EDIS;

//deklaracija promenljivih

Uint16 odb[16],i,x,ado[256];

for(;;) //infinite loop

{

if(CpuTimer0Regs.TCR.bit.TIF==1)

{

adc_result = AdcResult.ADCRESULT0;

if(x<256) ado[x]=adc_result;

else

x=256;

x++;

CpuTimer0Regs.TCR.bit.TIF=1;

i++;

if(i>=16) i=0;

EPwm1Regs.CMPA.half.CMPA = odb[i];

}

Literatura:

http://www.otpornik.com/elektronika

R. Jacob Baker, CMOS: circuit design, layout, and simulation, Second edition, Wiley-IEEE Press, 2005.