دیجیتال الکترونیکNMOSمنطق

شیری سعید دکتر

Amirkabir University of TechnologyComputer Engineering & Information Technology Department

مقدمه منطق ترانزیستورهای NMOSدر از n-channelفقط

. ترانزیستورهای کوچک اندازه بعلت میشود استفادهMOSFET میتوان را منطق این با شده ساخته مدارات

. کرد مجتمع بسیار حالت در باال مصرفی توان منطق این اطلی stand-byایراد

.) است ) مقایسه قابل دوقطبی مدارات با آن مقدار است . با بودند شده ساخته منطق این با تماما اولیه ای پردازنده

مدارات وجود اغلب CMOSاین در پائین مصرف بدلیلجایگزین .NMOSکاربردها شدند

حاضر حال مورد NMOSدر پیشرفته های حافظه در . های حافظه میگیرد قرار ترانزیستور DRAMاستفاده یک از

NMOS میکنند استفاده بیت هر برای خازن یک و

NMOSمعکوسکننده مداراتNMOS سوئیچ تعدادی و بار یک NMOSاز

. بعنوان مقامت یک حالت ترین ساده در میشود ساخته. pull-upمدار مدار مدارت بخی در میشود -pullاستفاده

up. میشود ساخته ترانزیستور از نیز که میشود دیده کننده معکوس یک مدار روبرو شکل در

مشترک سورس کننده تقویت یک ترانزیستور آن در. میکند کار تریود و قطع ناحیه در که است

ناحیه در ترانزیستور است، صفر منطق در ورودی وقتیبا برابر خروجی و بوده . VDDقطع میشود یک منطق و

وارد ترانزیستور میگیرد قرار یک منطق در ورودی وقتی . در میکند عمل مقاومت یک بصورت و شده خطی ناحیه

سوئیج آستانه ولتاژ از کمتر خروجی ولتاژ حالت این. بود خواهد بعد مرحله

: مدار این ایراد بسیار سطح به ترانزیستور ساخت برای آنجائیکه از

زیادی تعدادی نمیتوان است نیاز مورد تراشه از بزرگتریدارد . جای مجتمع مدار یک در را آنها از

مقاومت حذف مدار میتوان شود استفاده افزایشی ترانزیستور یک از مقاومت بجای اگر

pull-up تعداد و ساخته ها ترانزیستور بقیه روشساخت همان با را. کرد کم را مدار هزینه و داده کاهش را ویفر ساخت برای الزم فرایندهای

. بجای یعنی است خروجی ولتاژ تغییرات مقدار کاهش مدار این اصلی ایرادVDD به .VDD-VTقبلی یابد می کاهش

مدار برای ای تخلیه ترانزیستور از میتوان نقیصه این رفع pull-upبرای . با میتواند ترانزیستور این نمود . VGS=0استفاده روش این شود روشن نیز

مدارات روشساخت ترین .NMOSعمده است

ولتاژ انتقال مشخصه باشد صفر منطق در مقابل مدار ورودی وقتی

جریان و بوده قطع سوئیچ IDترانزیستوراین لذا بود خواهد صفر بار ترانزیستور

خواهد عمل خود مقاومتی ناحیه در ترانزیستوردرنتیجه. . VDS =0نمود شد خواهد

VOH=VDD ورودی در VIN=VDDبازای سوئیچ ترانزیستور

اشباع ناحیه در بار ترانزیستور و اهمی ناحیه . را ترانزیستور دو جریان مقدار میگیرند قرار

: داریم بگیریم نظر در یکسان اگر زیر بصورت خروجی ولتاژ معادله این حل با

. آید می بدست + و بوده قبول قابل غیر رابطه این در مقدار

ضرائب نسبت به خروجی ولتاژ KL ,Koمقدار. دارد بستگی

معکوس گیت انتقال مشخصهکننده

پائین ورودی ولتاژ تعیین تعیین و VILبرای باشد اشباع در سوئیچ ترانزیستور که میشود فرض فوق مدار

. ترانزیستور دو جریان مقادیر اینصورت در اهمی ناحیه در بار ترانزیستور. بود خواهند زیر بصورت

: داریم آنها دادن قرار مساوی با

تعریف به مشخصه VILبنا منحنی شیب که میشود تعیین محلی :1در باشد-

ولتاژ VIHتعیین ولتاژ مقدار میتوان مشابهی روش . VIHبه اینحالت در نمود تعیین را

در بار ترانزیستور و اهمی ناحیه در سوئیچ ترانزیستور که میشود فرض. باشد داشته قرار اشباع ناحیه

بودن ثابت IDLبعلت

داشت خواهیم نهایت در

1مثال کننده معکوس زیر NMOSیک مقادیر با که کنید طراحی ای تخلیه بار با

: کند VDD=2.5 V , VTO=0.6 V, VTL=-0.3 Vکار تکنولوژی از ساخت فرایند Un= 580 cm2/vو tox=7 nmبا 0.5umبرای

. بگیرید نظر در

مقدار که شود طراحی طوری باید مقدار VOLترانزیستور به VTOاز . انتخاب با باشد کوچکتر پارامترهای VOL=0.3 Vمراتب میتوان

. نمود تعیین را ترانزیستور

طول با ترانزیستور دو هر باید پویا شرایط در بهینه عملکرد داشتن برای. شوند ساخته مینیمم کانال

2مثال : آورید بدست را زیر گیت ولتاژ انتقال مشخصه منحنی مهم ولتاژهای

3مثال

زیر گیت ولتاژ انتقال مشخصه منحنی: آورید بدست را

بصورت را ولتاژ انتقال مشخصه میتواندادن قرار معادل با نقطه به نقطه

معادله حل و ترانزیستورها درین جریان. آورد بدست خروجی ولتاژ

زیر جدول از استفاده با اینکار برایاز یک هر کاری حالت میتوان. نمود تعیین را ها ترانزیستور

مثال 3ادامه

بازای Vin <0.5 خطی ناحیه در باالئی ترانزیستور. بود خواهد قطع ناحیه در پائینی ترانزیستور و

0.5بازای =< Vin <= Vout+ 0.50 ترانزیستورناحیه در بار ترانزیستور و اشباع ناحیه در پائینی

. میتوان اشباع ترانزیستور برای بود خواهد خطینوشت:

مثال 3ادامه

ترانزیستور و اشباع بار ترانزیستور که حالتی برای: داریم است خطی پائینی

نقطه به نقطه بصورت میتوان را فوق معادالت. نمود رسم

مثال 3ادامه نشان را حاصل مشخصه مقابل شکل

میدهد. نشان میانی نقاط از برخی زیر جدول در

است شده داده

اتالفی توان

مدارات عمده NMOSدر قسمت استاتیک توان. میدهد تشکیل را گیت مصرفی توان

توان مقدار است یک منطق در خروجی وقتی: با است برابر و اندک مصرفی

بوده اشباع بار ترانزیستور صفر خروجی برایوداریم:

: با است برابر مصرفی توان مقدار اینرو از

مصرفی توان

مدار سوئیچینگ سرعت به مصرفی توان مقداربرای اینحال با دارد با duty cycleبستگی برابر

میتوان %50 را مصرفی توان متوسط مقدار: نوشت زیر بصورت

میتوان مصرفی توان کاهش مقدار VDDبرای یا وK. داد کاهش را

کردن مدار Kکم کاری فرکانس بر میتواندباشد تاثیرگذار

مصرفی توان مصرفی توان محاسبه خازن ACبرای کل آن در که نمود استفاده زیر شکل از میتوان

. است شده یکپارچه خروجی مسیر در موجود به یک از سپس و یک به صفر از خروجی تغییر یعنی سیکل یک به مربوط انرژی میزان

: با است برابر صفر

ترانزیستور جریان از نظر pull downاگر صرف یک به صفر از خروجی تغییر هنگام در: داریم شود

توان اینرو :ACاز با است برابر مصرفی رابطه این فرکانسکالک fدر از درصدی خود که است ترانزیستور فرکانسسوئیچینگ

.Fclkمدار است

توان مقدار جمع .ACبا میشود زیر بصورت گیت مصرفی توان مقدار کل استاتیک توان و

مثال

انتشار تاخیر انتشار تاخیر محاسبه در tPLHبرای کنید فرض

باشد t=0لحظه یافته کاهش ای باندازه ورودی . آنجائیکه از باشد قطع پائینی ترانزیستور که

: گرفت خواهد قرار اشباع ناحیه در بار ترانزیستور تغییر زیر رابطه طبق از خازن سر دو ولتاژ لذا

: نمود خواهد : داریم تعریف طبق اینرو از با انتشار تاخیر که میدهد نشان رابطه این

مقدار با و مستقیم نسبت بار خازنی ظرفیتمقدار یعنی بار ترانزیستور دهی نسبت KLجریان

. دارد معکوس

انتشار تاخیر انتشار تاخیر محاسبه لحظه tPHLبرای در کنید t=0فرض

پائینی ترانزیستور که باشد یافته افزایش ای باندازه ورودی . و خطی ناحیه در بار ترانزیستور آنجائیکه از باشد قطع

: باشد اشباع ناحیه در پائینی ترانزیستور

مرتبه رابطه وجود جریان 2بدلیل خروجی ILبین ولتاژ و . کمی اگر میکند مشکل را محاسبات آن از مشتق گرفتن

میتوان شود نظر صرف جریان این از و شده پذیرفته خطاپائینی ترانزیستور جریان طریق از فقط را انتشار تاخیر

. نمود محاسبه خازنی ظرفیت با انتشار تاخیر که میدهد نشان نیز رابطه این

با و مستقیم نسبت گیت به متصل . Kبار دارد عکس نسبت. دارد عکس نسبت نیز تغذیه ولتاژ با تاخیر این همچنین

مثال

که میشود مقدار tPLHمشاهده از 300به بزگتر .tPHL بار است نسبت میتوان انتشار تاخیر کردن یکسان افزایش KL/KOبرای را

اینکه یا و .VTLداد نمود تر منفی را مقدار تغییرات این از یک . VOLهر برای لذا داد خواهد افزایش را

. نمود مالحظه را ولتاژ انتقال مشخصه های ویژگی باید آنها انجام

Fan-Out

تعیین های Fan-out برای مشخصه NMOSگیت بجایاستفاده دینامیکی های ویژگی از آن استاتیکی های

گیت. یک اگر زیرا مشابهی NMOSمیشود گیتهای بهخواهد کشیده خروجی از که جریانی تنها شود وصل

قابل که است بعدی ترانزیستور گیت نشتی جریان شد. است پوشی چشم

به برزگ خیلی خازنی بار یک بعدی ترانزیستور گیت امازیاد مدار انتشار تاخیر تا مشود باعث که دارد همراه

مقدار. اینرو از تاخیر Fan-outشود مقدار روی از ( . انتشار تاخیر معموال آید می بدست قبول قابل انتشار

حدود % قبول (5قابل میشود تعیین سیستم کالک پریود

Fan-Out

تعیین :Fan-outبرای گرفت نظر در را زیر فرضیات میتوان.1. است شده تعیین طراح توسط قبل از انتشار تاخیر مقدار حداکثرانتشار 2. تاخیر tPLH تاخیر از بیشتر . tPHL خیلی است انتشار

مقدار 3. با میتوان را بار های گیت معادل .NCOX خازن زد تقریب : خواهیمداشت اینصورت درCIN گیت ورودی آنرابصورت NMOSخازن میتوان که است

: زد تقریب زیر

باال فرکانس کاربردهای برابر Fan-outبرای حداقل 10بایدباشد.

مثال

مثال

گیت منطق NORساخت باNMOS

گیتNOR. آید می بدست ها ترانزیستور دادن قرار موازی با قطع ترانزیستورها همه شود اعمال وردیها همه به صفر منطقی سیگنال اگر

. از یکی حداقل اینصورت غیر در میگیرد قرار یک منطق در خروجی و بودهقرار صفر منطق در خروجی و گرفته قرار خطی ناحیه در پائینی ترانزیستورهای

میگیرد.

گیت منطق NANDساخت باNMOS منطق آوردن بدست NANDبرای

قرار هم با سری بصورت پائینی ترانزیستورهایبتواند. مدار این اینکه برای یکسانی VOLمیگیرند

گیت یک آن NOTبا های نسبت باید باشد داشته.Nدر شود ضرب ورودیها تعداد یعنی

سطح ترانزیستورها، های نسبت کردن برزگتر باچندان که بود خواهد الزم ویفر از بزرگتری

. این های ورودی تعداد اینرو از نیست مطلوب. بود خواهد محدود گیت

نیز ترانزیستور دینامیکی های ویژگی آن بر عالوه. شد خواهد بدتر

گیت اینرو گیت NORاز داده NANDبر ترجیحمیشود.

گیت منطق XORساخت باNMOS

توابع سازی -AND-ORپیادهINVERT منطق NMOSبا

با عمومی توابع سازی پیادهNMOSمنطق

با که ترانزیستورهائی که نمود دقت باید منطقی هر سازی پیاده برایضریب با باید میگیرند قرار سری بصورت .Mهم شوند ساخته بزرگتر