الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

77
ال ت ی ج ی د ک ت ن رو کت ل ا- ال ت ی ج ی د ای مدارات ز ج ا ور ت س ی# ز ن زا ن ری ت& ش د ت ع س ر کت دAmirkabir University of Technology Computer Engineering & Information Technology Department

Upload: minnie

Post on 15-Jan-2016

103 views

Category:

Documents


8 download

DESCRIPTION

Amirkabir University of Technology Computer Engineering & Information Technology Department. الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور. دکتر سعید شیری. مقدمه. - PowerPoint PPT Presentation

TRANSCRIPT

Page 1: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

دیجیتال الکترونیک - دیجیتال مدارات اجزای

ترانزیستور

شیری سعید دکتر

Amirkabir University of TechnologyComputer Engineering amp Information Technology Department

مقدمه

ترانزیستورهایMOS تعداد میتوان اینکه بدلیلهمچنین و جاداد مجتمع مدار یک در را آنها از زیادی

بصورت آنها ساخت قرایند نسبی سهوات بدلیلاستفاده مورد دیجیتال مدارات در ای گسترده

هستند یک در را ترانزیستور میلیارد ها ده میتوان امروزه

نمود مجتمع مدار

MOSترانزیستور نوع هادی نیمه دو ایجاد با درین و سورس طریق nنواحی از باال دوپینگ با

پایه هادی نیمه یک داخل در یونی کاشت یا و نفوز نامیده pفرایندهای بدنه که آیند می بوجود میشود

نازک الیه ( 50تقریبا ) Sio2یک اکسید که میشود کشیده ناحیه برروی آنگستروم میشود نامیده گیت

میشود کشیده گیت اکسید روی بر سیلیکون پلی نظیر رسانا ماده یک از ای الیه ترانزیستورهایMOS ضخیم اکسید از استفاده معکوس SIO2با دیودهای و

pn+ میشوند جدا همدیگر از

Cross-Section of CMOS Technology

Threshold Voltage Concept

n+n+

p-substrate

DSG

B

VGS

+

-

Depletion

Region

n-channel

مقدمه بررسی را بود ترمینالی دو المانی که دیود قبل فصل در

که ترمینالی سه المانی بعدی فصل و فصل این در کردیم کرد خواهیم بررسی را میشود نامیده ترانزیستور

ها کننده تقویت جمله از زیادی مدارات در ترانزیستور دارد کاربرد ها حافظه و دیجیتال مدارات

اعمال با که است پایه این بر ترانزیستور کارکرد کلی اصول میکنند کنترل را سوم ترمینال جریان ترمینال دو به ولتاژ

دارد وجود مهم ترانزیستور نوع MOSFET BJTدوMOSFET ازBJT و بوده تر ساده آن ساخت و بوده کوچکتر

مدارات از بسیاری ساخت در میکند مصرف کمتری توان دارد کاربرد مجتمع

Metal Oxide Semiconductor Field Effect Transistor

نوع از پایه یک روی بر ترانزیستور pاین با ناحیه دو پایه روی بر میشود ساختهنوع هادی nنیمه نواحی این میشود ایجاد هستند زیادی ناخالصی دارای که

میگیرند قرار دردسترس فلزی اتصال یک با که میشوند نامیده درین و سورس برروی میشود کشیده شیشه جنس از عایقی پایه سطح در و ناحیه دو این بین

آورد می بوجود گیت نام با اتصالی که میشود داده قرار فلز الیه یک عایق این شود وصل فلزی اتصال یک به نیز پایه است ممکن

Figure 41 Physical structure of the enhancement-type NMOS transistor (a) perspective view (b) cross-section Typically L = 01 to 3 m W = 02 to 100 m and the thickness of the oxide layer (tox) is in the range of 2 to 50 nm

عملکرد نحوه ترمینال سه با المان یک بصورت ترانزیستور Sourceاین

Drain Gate قرارمیگیرد استفاده مورد درین و سورس بین باشد نشده وصل گیت به ولتاژی اگر

بین یکی داشت خواهند وجود دیود و nدو پایه pسورسبین دیگری و pو nپایه درین

هیچ اند شده وصل هم به پشت به پشت دیود دو این چون برقرارشود نمیتواند درین و سورس بین جریانی

درین و سورس بین مقاومت بود خواهد زیاد خیلی

دو بین تخلیه ناحیه یک واقع درتشکیل pnقطعه مجاور

بین جریان عبور از که میشودو پایه همچنین و درین و پایه

میکند جلوگیری سورس

جریان عبور برای کانالی ایجاد وصل زمین به را سورس و درین اگر

کنیم وصل گیت به مثبتی ولتاژ و کردهتاثیر تحت گیت ناحیه زیر مثبت ناقلهای

به و شده دور گیت زیر از ولتاژ اینsubstrateسمت میشوند رانده

از را منفی الکترونهای متقابال ولتاژ اینجذب درین و سورس های ناحیه

الکترون گیت زیر ناحیه در اگر مینمایدبوجود منفی ناحیه یک شود جمع کافی

ناحیه دو که آید به nمی مربوط میکند وصل هم به را درین و سورس

جریان عبور برای کانالی واقع درتشکیل درین به سورس از الکترون

میشود که شود از substrateتوجه قبال که

نوع p نوع به گیت زیر ناحیه در nبودمیشود (inversion layer)تبدیل

Figure 42 The enhancement-type NMOS transistor with a positive voltage applied to the gate An n channel is induced at the top of the substrate beneath the gate

NMOSترانزیستور

نوع از آن کانال که و n-channelباشد nترانزیستوریNMOSیا میشود خوانده

مقدارVGS مقدار یک از باید کانال تشکیل برای الزم Vtآستانه بین معموال مقدار این باشد 1 05بیشتر

است ولت و گیت زیر در منفی بار شدن جمع اثر در گیت درناحیه

بوجود خازنی گیت باالی در مثبت ولتاژ به آن اتصالمیآید

میدان به بستگی میگذرد کانال از که جریانی مقدار دارد گیت ناحیه در شده تشکیل لذا الکتریکی است متقارن ساخت لحاظ از ترانزیستور که شود توجه

اعمال آنها به که دارد ولتاژی به سورسبستگی و درین نامگذاریکانال با ترانزیستور برای نسبت nمیشود باالتری ولتاژ به درین

میشود سورسوصل به

و درین به کوچک ولتاژی اعمالسورس

و درین به کوچکی ولتاژ اگرشود اعمال باعث (Vds)سورسجریان تا شد کانال idخواهد در

عبورکند جذب باعث ولتاژ این درواقع

درین به سورس سمت از الکترونهاجهت خالف در جریانی و شده

آورد می بوجود الکترون حرکت مقدار به بستگی جریان این مقدار

گیت زیر ناحیه آزادی الکترونهایولتاژ به وابسته آن خود که دارد

VGs-Vt دارد اگرVGS حد تازه vtدر کانال باشد

جریان و بوده کوچک هنوز تاسیس زیاد با اما نمیکند عبور ان از زیادی

هم کانال عرض ولتاژ این شدنجریان عبور امکان و شده زیاد

شد خواهد فراهم بیشترFigure 43 An NMOS transistor with vGS gt Vt and with a small vDS applied The device acts as a resistance whose value is determined by vGS Specifically the channel conductance is proportional to vGS ndash Vtrsquo and thus iD is proportional to (vGS ndash Vt) vDS Note that the depletion region is not shown (for simplicity)

ولتاژ و جریان رابطه کانال از که جریانی مقدار

ولتاژ به هم هم Vgs-Vtمیگذرد وولتاژ خواهد Vdsبه بستگیداشت

یک بصورت ترانزیستور درواقعکه میکند عمل خطی مقاومت

ولتاژ به آن بستگی VGSمقداردارد

اگرVGS ازVt باشد کمترجریانی و بوده نهایت بی مقاومت

شدن زیاد با کرد نخواهد عبورVGS کمتر نیز مقاومت مقدار

میشود که جریانی مقدار که شود توجه

میشود وارد درین ترمینال بهاز که است جریانی با برابر

جریان و میشود خارج سورس است صفر با برابر گین ترمینال

Figure 44 The iDndashvDS characteristics of the MOSFET in Fig 43 when the voltage applied between drain and source vDS is kept small The device operates as a linear resistor whose value is controlled by vGS

VDSافزایشولتاژ

مقدار از را سورس و درین ولتاژ سمت 0اگر افزایش VDSبهدرین به کانال که سمتی در افتد می کانال روی که ولتاژی دهیم

اندازه به میشود نتیجه VGS- VDSوصل در میکند پیدا کاهشبه آن مقدار زیرا یابد می کاهش قسمت این در کانال عرض

بدین دارد بستگی میشود اعمال کانال زیر ناحیه در که ولتاژی بود نخواهد متقارن دیگر کانال شکل ترتیب

Figure 45 Operation of the enhancement NMOS transistor as vDS is increased The induced channel acquires a tapered shape and its resistance increases as vDS is increased Here vGS is kept constant at a value gt Vt

ترانزیستور اشباع ولتاژ بیشتر افزایش در VDSبا و شده بیشتر نیز کانال مقاومت مقدار

منحنی iD-vDSنتیجه بود نخواهد راست خط یک بصورت دیگر تا ولتاژ محل VDSsat = vGS minus Vtمقدار اگر در کانال کند پیدا افزایش

بیشتر افزایش شود فشرده درین به جریان VDSاتصال در تاثیری ماند خواهد باقی اشباع حد در جریان و گذاشت نخواهد

است شده نامگذاری زیر بصورت ترانزیستور کار نواحی Triode region VDS lt VDSsatSaturation region VDS ge VDSsat

Figure 46 The drain current iD versus the drain-to-source voltage vDS for an enhancement-type NMOS transistor operated with vGS gt Vt

Figure 47 Increasing vDS causes the channel to acquire a tapered shape Eventually as vDS reaches vGS ndash Vtrsquo the channel is pinched off at the drain end Increasing vDS above vGS ndash Vt has little effect (theoretically no effect) on the channelrsquos shape

و جریان رابطه آوردن بدستترانزیستور MOSFETولتاژ

که شود فرض شده vGS gt Vtاگر ایجاد کانال تافرض با همچنین در vDS lt vGS minus Vt tباشد اینکه برای

triodeناحیه باشیم

Figure 48 Derivation of the iDndashvDS characteristic of the NMOS transistor

تریود ناحیه در جریان

داریم میشود تشکیل گیت ناحیه در که خازنی برای

خازنی ظرفیت شده ایجاد کانال نایکنواختی بعلت از جزئی المان یک اگر بود خواهد متغییر کانال ناحیه

فاصله در که گیت زیر نظر xسطح در را دارد قرار با است برابر ناحیه این خازن ظرفیت بگیریم

به اعمالی ولتاژ با آن در شده ذخیره الکتریکی بار که داشت خواهد ربط نقطه این در کانال

ولتاژ طرفی برابر VDSاز که میکند ایجاد میدانیبا است

بازای خازنی ظرفیتگیت ناحیه مساحت واحد

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 2: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

مقدمه

ترانزیستورهایMOS تعداد میتوان اینکه بدلیلهمچنین و جاداد مجتمع مدار یک در را آنها از زیادی

بصورت آنها ساخت قرایند نسبی سهوات بدلیلاستفاده مورد دیجیتال مدارات در ای گسترده

هستند یک در را ترانزیستور میلیارد ها ده میتوان امروزه

نمود مجتمع مدار

MOSترانزیستور نوع هادی نیمه دو ایجاد با درین و سورس طریق nنواحی از باال دوپینگ با

پایه هادی نیمه یک داخل در یونی کاشت یا و نفوز نامیده pفرایندهای بدنه که آیند می بوجود میشود

نازک الیه ( 50تقریبا ) Sio2یک اکسید که میشود کشیده ناحیه برروی آنگستروم میشود نامیده گیت

میشود کشیده گیت اکسید روی بر سیلیکون پلی نظیر رسانا ماده یک از ای الیه ترانزیستورهایMOS ضخیم اکسید از استفاده معکوس SIO2با دیودهای و

pn+ میشوند جدا همدیگر از

Cross-Section of CMOS Technology

Threshold Voltage Concept

n+n+

p-substrate

DSG

B

VGS

+

-

Depletion

Region

n-channel

مقدمه بررسی را بود ترمینالی دو المانی که دیود قبل فصل در

که ترمینالی سه المانی بعدی فصل و فصل این در کردیم کرد خواهیم بررسی را میشود نامیده ترانزیستور

ها کننده تقویت جمله از زیادی مدارات در ترانزیستور دارد کاربرد ها حافظه و دیجیتال مدارات

اعمال با که است پایه این بر ترانزیستور کارکرد کلی اصول میکنند کنترل را سوم ترمینال جریان ترمینال دو به ولتاژ

دارد وجود مهم ترانزیستور نوع MOSFET BJTدوMOSFET ازBJT و بوده تر ساده آن ساخت و بوده کوچکتر

مدارات از بسیاری ساخت در میکند مصرف کمتری توان دارد کاربرد مجتمع

Metal Oxide Semiconductor Field Effect Transistor

نوع از پایه یک روی بر ترانزیستور pاین با ناحیه دو پایه روی بر میشود ساختهنوع هادی nنیمه نواحی این میشود ایجاد هستند زیادی ناخالصی دارای که

میگیرند قرار دردسترس فلزی اتصال یک با که میشوند نامیده درین و سورس برروی میشود کشیده شیشه جنس از عایقی پایه سطح در و ناحیه دو این بین

آورد می بوجود گیت نام با اتصالی که میشود داده قرار فلز الیه یک عایق این شود وصل فلزی اتصال یک به نیز پایه است ممکن

Figure 41 Physical structure of the enhancement-type NMOS transistor (a) perspective view (b) cross-section Typically L = 01 to 3 m W = 02 to 100 m and the thickness of the oxide layer (tox) is in the range of 2 to 50 nm

عملکرد نحوه ترمینال سه با المان یک بصورت ترانزیستور Sourceاین

Drain Gate قرارمیگیرد استفاده مورد درین و سورس بین باشد نشده وصل گیت به ولتاژی اگر

بین یکی داشت خواهند وجود دیود و nدو پایه pسورسبین دیگری و pو nپایه درین

هیچ اند شده وصل هم به پشت به پشت دیود دو این چون برقرارشود نمیتواند درین و سورس بین جریانی

درین و سورس بین مقاومت بود خواهد زیاد خیلی

دو بین تخلیه ناحیه یک واقع درتشکیل pnقطعه مجاور

بین جریان عبور از که میشودو پایه همچنین و درین و پایه

میکند جلوگیری سورس

جریان عبور برای کانالی ایجاد وصل زمین به را سورس و درین اگر

کنیم وصل گیت به مثبتی ولتاژ و کردهتاثیر تحت گیت ناحیه زیر مثبت ناقلهای

به و شده دور گیت زیر از ولتاژ اینsubstrateسمت میشوند رانده

از را منفی الکترونهای متقابال ولتاژ اینجذب درین و سورس های ناحیه

الکترون گیت زیر ناحیه در اگر مینمایدبوجود منفی ناحیه یک شود جمع کافی

ناحیه دو که آید به nمی مربوط میکند وصل هم به را درین و سورس

جریان عبور برای کانالی واقع درتشکیل درین به سورس از الکترون

میشود که شود از substrateتوجه قبال که

نوع p نوع به گیت زیر ناحیه در nبودمیشود (inversion layer)تبدیل

Figure 42 The enhancement-type NMOS transistor with a positive voltage applied to the gate An n channel is induced at the top of the substrate beneath the gate

NMOSترانزیستور

نوع از آن کانال که و n-channelباشد nترانزیستوریNMOSیا میشود خوانده

مقدارVGS مقدار یک از باید کانال تشکیل برای الزم Vtآستانه بین معموال مقدار این باشد 1 05بیشتر

است ولت و گیت زیر در منفی بار شدن جمع اثر در گیت درناحیه

بوجود خازنی گیت باالی در مثبت ولتاژ به آن اتصالمیآید

میدان به بستگی میگذرد کانال از که جریانی مقدار دارد گیت ناحیه در شده تشکیل لذا الکتریکی است متقارن ساخت لحاظ از ترانزیستور که شود توجه

اعمال آنها به که دارد ولتاژی به سورسبستگی و درین نامگذاریکانال با ترانزیستور برای نسبت nمیشود باالتری ولتاژ به درین

میشود سورسوصل به

و درین به کوچک ولتاژی اعمالسورس

و درین به کوچکی ولتاژ اگرشود اعمال باعث (Vds)سورسجریان تا شد کانال idخواهد در

عبورکند جذب باعث ولتاژ این درواقع

درین به سورس سمت از الکترونهاجهت خالف در جریانی و شده

آورد می بوجود الکترون حرکت مقدار به بستگی جریان این مقدار

گیت زیر ناحیه آزادی الکترونهایولتاژ به وابسته آن خود که دارد

VGs-Vt دارد اگرVGS حد تازه vtدر کانال باشد

جریان و بوده کوچک هنوز تاسیس زیاد با اما نمیکند عبور ان از زیادی

هم کانال عرض ولتاژ این شدنجریان عبور امکان و شده زیاد

شد خواهد فراهم بیشترFigure 43 An NMOS transistor with vGS gt Vt and with a small vDS applied The device acts as a resistance whose value is determined by vGS Specifically the channel conductance is proportional to vGS ndash Vtrsquo and thus iD is proportional to (vGS ndash Vt) vDS Note that the depletion region is not shown (for simplicity)

ولتاژ و جریان رابطه کانال از که جریانی مقدار

ولتاژ به هم هم Vgs-Vtمیگذرد وولتاژ خواهد Vdsبه بستگیداشت

یک بصورت ترانزیستور درواقعکه میکند عمل خطی مقاومت

ولتاژ به آن بستگی VGSمقداردارد

اگرVGS ازVt باشد کمترجریانی و بوده نهایت بی مقاومت

شدن زیاد با کرد نخواهد عبورVGS کمتر نیز مقاومت مقدار

میشود که جریانی مقدار که شود توجه

میشود وارد درین ترمینال بهاز که است جریانی با برابر

جریان و میشود خارج سورس است صفر با برابر گین ترمینال

Figure 44 The iDndashvDS characteristics of the MOSFET in Fig 43 when the voltage applied between drain and source vDS is kept small The device operates as a linear resistor whose value is controlled by vGS

VDSافزایشولتاژ

مقدار از را سورس و درین ولتاژ سمت 0اگر افزایش VDSبهدرین به کانال که سمتی در افتد می کانال روی که ولتاژی دهیم

اندازه به میشود نتیجه VGS- VDSوصل در میکند پیدا کاهشبه آن مقدار زیرا یابد می کاهش قسمت این در کانال عرض

بدین دارد بستگی میشود اعمال کانال زیر ناحیه در که ولتاژی بود نخواهد متقارن دیگر کانال شکل ترتیب

Figure 45 Operation of the enhancement NMOS transistor as vDS is increased The induced channel acquires a tapered shape and its resistance increases as vDS is increased Here vGS is kept constant at a value gt Vt

ترانزیستور اشباع ولتاژ بیشتر افزایش در VDSبا و شده بیشتر نیز کانال مقاومت مقدار

منحنی iD-vDSنتیجه بود نخواهد راست خط یک بصورت دیگر تا ولتاژ محل VDSsat = vGS minus Vtمقدار اگر در کانال کند پیدا افزایش

بیشتر افزایش شود فشرده درین به جریان VDSاتصال در تاثیری ماند خواهد باقی اشباع حد در جریان و گذاشت نخواهد

است شده نامگذاری زیر بصورت ترانزیستور کار نواحی Triode region VDS lt VDSsatSaturation region VDS ge VDSsat

Figure 46 The drain current iD versus the drain-to-source voltage vDS for an enhancement-type NMOS transistor operated with vGS gt Vt

Figure 47 Increasing vDS causes the channel to acquire a tapered shape Eventually as vDS reaches vGS ndash Vtrsquo the channel is pinched off at the drain end Increasing vDS above vGS ndash Vt has little effect (theoretically no effect) on the channelrsquos shape

و جریان رابطه آوردن بدستترانزیستور MOSFETولتاژ

که شود فرض شده vGS gt Vtاگر ایجاد کانال تافرض با همچنین در vDS lt vGS minus Vt tباشد اینکه برای

triodeناحیه باشیم

Figure 48 Derivation of the iDndashvDS characteristic of the NMOS transistor

تریود ناحیه در جریان

داریم میشود تشکیل گیت ناحیه در که خازنی برای

خازنی ظرفیت شده ایجاد کانال نایکنواختی بعلت از جزئی المان یک اگر بود خواهد متغییر کانال ناحیه

فاصله در که گیت زیر نظر xسطح در را دارد قرار با است برابر ناحیه این خازن ظرفیت بگیریم

به اعمالی ولتاژ با آن در شده ذخیره الکتریکی بار که داشت خواهد ربط نقطه این در کانال

ولتاژ طرفی برابر VDSاز که میکند ایجاد میدانیبا است

بازای خازنی ظرفیتگیت ناحیه مساحت واحد

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 3: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

MOSترانزیستور نوع هادی نیمه دو ایجاد با درین و سورس طریق nنواحی از باال دوپینگ با

پایه هادی نیمه یک داخل در یونی کاشت یا و نفوز نامیده pفرایندهای بدنه که آیند می بوجود میشود

نازک الیه ( 50تقریبا ) Sio2یک اکسید که میشود کشیده ناحیه برروی آنگستروم میشود نامیده گیت

میشود کشیده گیت اکسید روی بر سیلیکون پلی نظیر رسانا ماده یک از ای الیه ترانزیستورهایMOS ضخیم اکسید از استفاده معکوس SIO2با دیودهای و

pn+ میشوند جدا همدیگر از

Cross-Section of CMOS Technology

Threshold Voltage Concept

n+n+

p-substrate

DSG

B

VGS

+

-

Depletion

Region

n-channel

مقدمه بررسی را بود ترمینالی دو المانی که دیود قبل فصل در

که ترمینالی سه المانی بعدی فصل و فصل این در کردیم کرد خواهیم بررسی را میشود نامیده ترانزیستور

ها کننده تقویت جمله از زیادی مدارات در ترانزیستور دارد کاربرد ها حافظه و دیجیتال مدارات

اعمال با که است پایه این بر ترانزیستور کارکرد کلی اصول میکنند کنترل را سوم ترمینال جریان ترمینال دو به ولتاژ

دارد وجود مهم ترانزیستور نوع MOSFET BJTدوMOSFET ازBJT و بوده تر ساده آن ساخت و بوده کوچکتر

مدارات از بسیاری ساخت در میکند مصرف کمتری توان دارد کاربرد مجتمع

Metal Oxide Semiconductor Field Effect Transistor

نوع از پایه یک روی بر ترانزیستور pاین با ناحیه دو پایه روی بر میشود ساختهنوع هادی nنیمه نواحی این میشود ایجاد هستند زیادی ناخالصی دارای که

میگیرند قرار دردسترس فلزی اتصال یک با که میشوند نامیده درین و سورس برروی میشود کشیده شیشه جنس از عایقی پایه سطح در و ناحیه دو این بین

آورد می بوجود گیت نام با اتصالی که میشود داده قرار فلز الیه یک عایق این شود وصل فلزی اتصال یک به نیز پایه است ممکن

Figure 41 Physical structure of the enhancement-type NMOS transistor (a) perspective view (b) cross-section Typically L = 01 to 3 m W = 02 to 100 m and the thickness of the oxide layer (tox) is in the range of 2 to 50 nm

عملکرد نحوه ترمینال سه با المان یک بصورت ترانزیستور Sourceاین

Drain Gate قرارمیگیرد استفاده مورد درین و سورس بین باشد نشده وصل گیت به ولتاژی اگر

بین یکی داشت خواهند وجود دیود و nدو پایه pسورسبین دیگری و pو nپایه درین

هیچ اند شده وصل هم به پشت به پشت دیود دو این چون برقرارشود نمیتواند درین و سورس بین جریانی

درین و سورس بین مقاومت بود خواهد زیاد خیلی

دو بین تخلیه ناحیه یک واقع درتشکیل pnقطعه مجاور

بین جریان عبور از که میشودو پایه همچنین و درین و پایه

میکند جلوگیری سورس

جریان عبور برای کانالی ایجاد وصل زمین به را سورس و درین اگر

کنیم وصل گیت به مثبتی ولتاژ و کردهتاثیر تحت گیت ناحیه زیر مثبت ناقلهای

به و شده دور گیت زیر از ولتاژ اینsubstrateسمت میشوند رانده

از را منفی الکترونهای متقابال ولتاژ اینجذب درین و سورس های ناحیه

الکترون گیت زیر ناحیه در اگر مینمایدبوجود منفی ناحیه یک شود جمع کافی

ناحیه دو که آید به nمی مربوط میکند وصل هم به را درین و سورس

جریان عبور برای کانالی واقع درتشکیل درین به سورس از الکترون

میشود که شود از substrateتوجه قبال که

نوع p نوع به گیت زیر ناحیه در nبودمیشود (inversion layer)تبدیل

Figure 42 The enhancement-type NMOS transistor with a positive voltage applied to the gate An n channel is induced at the top of the substrate beneath the gate

NMOSترانزیستور

نوع از آن کانال که و n-channelباشد nترانزیستوریNMOSیا میشود خوانده

مقدارVGS مقدار یک از باید کانال تشکیل برای الزم Vtآستانه بین معموال مقدار این باشد 1 05بیشتر

است ولت و گیت زیر در منفی بار شدن جمع اثر در گیت درناحیه

بوجود خازنی گیت باالی در مثبت ولتاژ به آن اتصالمیآید

میدان به بستگی میگذرد کانال از که جریانی مقدار دارد گیت ناحیه در شده تشکیل لذا الکتریکی است متقارن ساخت لحاظ از ترانزیستور که شود توجه

اعمال آنها به که دارد ولتاژی به سورسبستگی و درین نامگذاریکانال با ترانزیستور برای نسبت nمیشود باالتری ولتاژ به درین

میشود سورسوصل به

و درین به کوچک ولتاژی اعمالسورس

و درین به کوچکی ولتاژ اگرشود اعمال باعث (Vds)سورسجریان تا شد کانال idخواهد در

عبورکند جذب باعث ولتاژ این درواقع

درین به سورس سمت از الکترونهاجهت خالف در جریانی و شده

آورد می بوجود الکترون حرکت مقدار به بستگی جریان این مقدار

گیت زیر ناحیه آزادی الکترونهایولتاژ به وابسته آن خود که دارد

VGs-Vt دارد اگرVGS حد تازه vtدر کانال باشد

جریان و بوده کوچک هنوز تاسیس زیاد با اما نمیکند عبور ان از زیادی

هم کانال عرض ولتاژ این شدنجریان عبور امکان و شده زیاد

شد خواهد فراهم بیشترFigure 43 An NMOS transistor with vGS gt Vt and with a small vDS applied The device acts as a resistance whose value is determined by vGS Specifically the channel conductance is proportional to vGS ndash Vtrsquo and thus iD is proportional to (vGS ndash Vt) vDS Note that the depletion region is not shown (for simplicity)

ولتاژ و جریان رابطه کانال از که جریانی مقدار

ولتاژ به هم هم Vgs-Vtمیگذرد وولتاژ خواهد Vdsبه بستگیداشت

یک بصورت ترانزیستور درواقعکه میکند عمل خطی مقاومت

ولتاژ به آن بستگی VGSمقداردارد

اگرVGS ازVt باشد کمترجریانی و بوده نهایت بی مقاومت

شدن زیاد با کرد نخواهد عبورVGS کمتر نیز مقاومت مقدار

میشود که جریانی مقدار که شود توجه

میشود وارد درین ترمینال بهاز که است جریانی با برابر

جریان و میشود خارج سورس است صفر با برابر گین ترمینال

Figure 44 The iDndashvDS characteristics of the MOSFET in Fig 43 when the voltage applied between drain and source vDS is kept small The device operates as a linear resistor whose value is controlled by vGS

VDSافزایشولتاژ

مقدار از را سورس و درین ولتاژ سمت 0اگر افزایش VDSبهدرین به کانال که سمتی در افتد می کانال روی که ولتاژی دهیم

اندازه به میشود نتیجه VGS- VDSوصل در میکند پیدا کاهشبه آن مقدار زیرا یابد می کاهش قسمت این در کانال عرض

بدین دارد بستگی میشود اعمال کانال زیر ناحیه در که ولتاژی بود نخواهد متقارن دیگر کانال شکل ترتیب

Figure 45 Operation of the enhancement NMOS transistor as vDS is increased The induced channel acquires a tapered shape and its resistance increases as vDS is increased Here vGS is kept constant at a value gt Vt

ترانزیستور اشباع ولتاژ بیشتر افزایش در VDSبا و شده بیشتر نیز کانال مقاومت مقدار

منحنی iD-vDSنتیجه بود نخواهد راست خط یک بصورت دیگر تا ولتاژ محل VDSsat = vGS minus Vtمقدار اگر در کانال کند پیدا افزایش

بیشتر افزایش شود فشرده درین به جریان VDSاتصال در تاثیری ماند خواهد باقی اشباع حد در جریان و گذاشت نخواهد

است شده نامگذاری زیر بصورت ترانزیستور کار نواحی Triode region VDS lt VDSsatSaturation region VDS ge VDSsat

Figure 46 The drain current iD versus the drain-to-source voltage vDS for an enhancement-type NMOS transistor operated with vGS gt Vt

Figure 47 Increasing vDS causes the channel to acquire a tapered shape Eventually as vDS reaches vGS ndash Vtrsquo the channel is pinched off at the drain end Increasing vDS above vGS ndash Vt has little effect (theoretically no effect) on the channelrsquos shape

و جریان رابطه آوردن بدستترانزیستور MOSFETولتاژ

که شود فرض شده vGS gt Vtاگر ایجاد کانال تافرض با همچنین در vDS lt vGS minus Vt tباشد اینکه برای

triodeناحیه باشیم

Figure 48 Derivation of the iDndashvDS characteristic of the NMOS transistor

تریود ناحیه در جریان

داریم میشود تشکیل گیت ناحیه در که خازنی برای

خازنی ظرفیت شده ایجاد کانال نایکنواختی بعلت از جزئی المان یک اگر بود خواهد متغییر کانال ناحیه

فاصله در که گیت زیر نظر xسطح در را دارد قرار با است برابر ناحیه این خازن ظرفیت بگیریم

به اعمالی ولتاژ با آن در شده ذخیره الکتریکی بار که داشت خواهد ربط نقطه این در کانال

ولتاژ طرفی برابر VDSاز که میکند ایجاد میدانیبا است

بازای خازنی ظرفیتگیت ناحیه مساحت واحد

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 4: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

Cross-Section of CMOS Technology

Threshold Voltage Concept

n+n+

p-substrate

DSG

B

VGS

+

-

Depletion

Region

n-channel

مقدمه بررسی را بود ترمینالی دو المانی که دیود قبل فصل در

که ترمینالی سه المانی بعدی فصل و فصل این در کردیم کرد خواهیم بررسی را میشود نامیده ترانزیستور

ها کننده تقویت جمله از زیادی مدارات در ترانزیستور دارد کاربرد ها حافظه و دیجیتال مدارات

اعمال با که است پایه این بر ترانزیستور کارکرد کلی اصول میکنند کنترل را سوم ترمینال جریان ترمینال دو به ولتاژ

دارد وجود مهم ترانزیستور نوع MOSFET BJTدوMOSFET ازBJT و بوده تر ساده آن ساخت و بوده کوچکتر

مدارات از بسیاری ساخت در میکند مصرف کمتری توان دارد کاربرد مجتمع

Metal Oxide Semiconductor Field Effect Transistor

نوع از پایه یک روی بر ترانزیستور pاین با ناحیه دو پایه روی بر میشود ساختهنوع هادی nنیمه نواحی این میشود ایجاد هستند زیادی ناخالصی دارای که

میگیرند قرار دردسترس فلزی اتصال یک با که میشوند نامیده درین و سورس برروی میشود کشیده شیشه جنس از عایقی پایه سطح در و ناحیه دو این بین

آورد می بوجود گیت نام با اتصالی که میشود داده قرار فلز الیه یک عایق این شود وصل فلزی اتصال یک به نیز پایه است ممکن

Figure 41 Physical structure of the enhancement-type NMOS transistor (a) perspective view (b) cross-section Typically L = 01 to 3 m W = 02 to 100 m and the thickness of the oxide layer (tox) is in the range of 2 to 50 nm

عملکرد نحوه ترمینال سه با المان یک بصورت ترانزیستور Sourceاین

Drain Gate قرارمیگیرد استفاده مورد درین و سورس بین باشد نشده وصل گیت به ولتاژی اگر

بین یکی داشت خواهند وجود دیود و nدو پایه pسورسبین دیگری و pو nپایه درین

هیچ اند شده وصل هم به پشت به پشت دیود دو این چون برقرارشود نمیتواند درین و سورس بین جریانی

درین و سورس بین مقاومت بود خواهد زیاد خیلی

دو بین تخلیه ناحیه یک واقع درتشکیل pnقطعه مجاور

بین جریان عبور از که میشودو پایه همچنین و درین و پایه

میکند جلوگیری سورس

جریان عبور برای کانالی ایجاد وصل زمین به را سورس و درین اگر

کنیم وصل گیت به مثبتی ولتاژ و کردهتاثیر تحت گیت ناحیه زیر مثبت ناقلهای

به و شده دور گیت زیر از ولتاژ اینsubstrateسمت میشوند رانده

از را منفی الکترونهای متقابال ولتاژ اینجذب درین و سورس های ناحیه

الکترون گیت زیر ناحیه در اگر مینمایدبوجود منفی ناحیه یک شود جمع کافی

ناحیه دو که آید به nمی مربوط میکند وصل هم به را درین و سورس

جریان عبور برای کانالی واقع درتشکیل درین به سورس از الکترون

میشود که شود از substrateتوجه قبال که

نوع p نوع به گیت زیر ناحیه در nبودمیشود (inversion layer)تبدیل

Figure 42 The enhancement-type NMOS transistor with a positive voltage applied to the gate An n channel is induced at the top of the substrate beneath the gate

NMOSترانزیستور

نوع از آن کانال که و n-channelباشد nترانزیستوریNMOSیا میشود خوانده

مقدارVGS مقدار یک از باید کانال تشکیل برای الزم Vtآستانه بین معموال مقدار این باشد 1 05بیشتر

است ولت و گیت زیر در منفی بار شدن جمع اثر در گیت درناحیه

بوجود خازنی گیت باالی در مثبت ولتاژ به آن اتصالمیآید

میدان به بستگی میگذرد کانال از که جریانی مقدار دارد گیت ناحیه در شده تشکیل لذا الکتریکی است متقارن ساخت لحاظ از ترانزیستور که شود توجه

اعمال آنها به که دارد ولتاژی به سورسبستگی و درین نامگذاریکانال با ترانزیستور برای نسبت nمیشود باالتری ولتاژ به درین

میشود سورسوصل به

و درین به کوچک ولتاژی اعمالسورس

و درین به کوچکی ولتاژ اگرشود اعمال باعث (Vds)سورسجریان تا شد کانال idخواهد در

عبورکند جذب باعث ولتاژ این درواقع

درین به سورس سمت از الکترونهاجهت خالف در جریانی و شده

آورد می بوجود الکترون حرکت مقدار به بستگی جریان این مقدار

گیت زیر ناحیه آزادی الکترونهایولتاژ به وابسته آن خود که دارد

VGs-Vt دارد اگرVGS حد تازه vtدر کانال باشد

جریان و بوده کوچک هنوز تاسیس زیاد با اما نمیکند عبور ان از زیادی

هم کانال عرض ولتاژ این شدنجریان عبور امکان و شده زیاد

شد خواهد فراهم بیشترFigure 43 An NMOS transistor with vGS gt Vt and with a small vDS applied The device acts as a resistance whose value is determined by vGS Specifically the channel conductance is proportional to vGS ndash Vtrsquo and thus iD is proportional to (vGS ndash Vt) vDS Note that the depletion region is not shown (for simplicity)

ولتاژ و جریان رابطه کانال از که جریانی مقدار

ولتاژ به هم هم Vgs-Vtمیگذرد وولتاژ خواهد Vdsبه بستگیداشت

یک بصورت ترانزیستور درواقعکه میکند عمل خطی مقاومت

ولتاژ به آن بستگی VGSمقداردارد

اگرVGS ازVt باشد کمترجریانی و بوده نهایت بی مقاومت

شدن زیاد با کرد نخواهد عبورVGS کمتر نیز مقاومت مقدار

میشود که جریانی مقدار که شود توجه

میشود وارد درین ترمینال بهاز که است جریانی با برابر

جریان و میشود خارج سورس است صفر با برابر گین ترمینال

Figure 44 The iDndashvDS characteristics of the MOSFET in Fig 43 when the voltage applied between drain and source vDS is kept small The device operates as a linear resistor whose value is controlled by vGS

VDSافزایشولتاژ

مقدار از را سورس و درین ولتاژ سمت 0اگر افزایش VDSبهدرین به کانال که سمتی در افتد می کانال روی که ولتاژی دهیم

اندازه به میشود نتیجه VGS- VDSوصل در میکند پیدا کاهشبه آن مقدار زیرا یابد می کاهش قسمت این در کانال عرض

بدین دارد بستگی میشود اعمال کانال زیر ناحیه در که ولتاژی بود نخواهد متقارن دیگر کانال شکل ترتیب

Figure 45 Operation of the enhancement NMOS transistor as vDS is increased The induced channel acquires a tapered shape and its resistance increases as vDS is increased Here vGS is kept constant at a value gt Vt

ترانزیستور اشباع ولتاژ بیشتر افزایش در VDSبا و شده بیشتر نیز کانال مقاومت مقدار

منحنی iD-vDSنتیجه بود نخواهد راست خط یک بصورت دیگر تا ولتاژ محل VDSsat = vGS minus Vtمقدار اگر در کانال کند پیدا افزایش

بیشتر افزایش شود فشرده درین به جریان VDSاتصال در تاثیری ماند خواهد باقی اشباع حد در جریان و گذاشت نخواهد

است شده نامگذاری زیر بصورت ترانزیستور کار نواحی Triode region VDS lt VDSsatSaturation region VDS ge VDSsat

Figure 46 The drain current iD versus the drain-to-source voltage vDS for an enhancement-type NMOS transistor operated with vGS gt Vt

Figure 47 Increasing vDS causes the channel to acquire a tapered shape Eventually as vDS reaches vGS ndash Vtrsquo the channel is pinched off at the drain end Increasing vDS above vGS ndash Vt has little effect (theoretically no effect) on the channelrsquos shape

و جریان رابطه آوردن بدستترانزیستور MOSFETولتاژ

که شود فرض شده vGS gt Vtاگر ایجاد کانال تافرض با همچنین در vDS lt vGS minus Vt tباشد اینکه برای

triodeناحیه باشیم

Figure 48 Derivation of the iDndashvDS characteristic of the NMOS transistor

تریود ناحیه در جریان

داریم میشود تشکیل گیت ناحیه در که خازنی برای

خازنی ظرفیت شده ایجاد کانال نایکنواختی بعلت از جزئی المان یک اگر بود خواهد متغییر کانال ناحیه

فاصله در که گیت زیر نظر xسطح در را دارد قرار با است برابر ناحیه این خازن ظرفیت بگیریم

به اعمالی ولتاژ با آن در شده ذخیره الکتریکی بار که داشت خواهد ربط نقطه این در کانال

ولتاژ طرفی برابر VDSاز که میکند ایجاد میدانیبا است

بازای خازنی ظرفیتگیت ناحیه مساحت واحد

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 5: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

Threshold Voltage Concept

n+n+

p-substrate

DSG

B

VGS

+

-

Depletion

Region

n-channel

مقدمه بررسی را بود ترمینالی دو المانی که دیود قبل فصل در

که ترمینالی سه المانی بعدی فصل و فصل این در کردیم کرد خواهیم بررسی را میشود نامیده ترانزیستور

ها کننده تقویت جمله از زیادی مدارات در ترانزیستور دارد کاربرد ها حافظه و دیجیتال مدارات

اعمال با که است پایه این بر ترانزیستور کارکرد کلی اصول میکنند کنترل را سوم ترمینال جریان ترمینال دو به ولتاژ

دارد وجود مهم ترانزیستور نوع MOSFET BJTدوMOSFET ازBJT و بوده تر ساده آن ساخت و بوده کوچکتر

مدارات از بسیاری ساخت در میکند مصرف کمتری توان دارد کاربرد مجتمع

Metal Oxide Semiconductor Field Effect Transistor

نوع از پایه یک روی بر ترانزیستور pاین با ناحیه دو پایه روی بر میشود ساختهنوع هادی nنیمه نواحی این میشود ایجاد هستند زیادی ناخالصی دارای که

میگیرند قرار دردسترس فلزی اتصال یک با که میشوند نامیده درین و سورس برروی میشود کشیده شیشه جنس از عایقی پایه سطح در و ناحیه دو این بین

آورد می بوجود گیت نام با اتصالی که میشود داده قرار فلز الیه یک عایق این شود وصل فلزی اتصال یک به نیز پایه است ممکن

Figure 41 Physical structure of the enhancement-type NMOS transistor (a) perspective view (b) cross-section Typically L = 01 to 3 m W = 02 to 100 m and the thickness of the oxide layer (tox) is in the range of 2 to 50 nm

عملکرد نحوه ترمینال سه با المان یک بصورت ترانزیستور Sourceاین

Drain Gate قرارمیگیرد استفاده مورد درین و سورس بین باشد نشده وصل گیت به ولتاژی اگر

بین یکی داشت خواهند وجود دیود و nدو پایه pسورسبین دیگری و pو nپایه درین

هیچ اند شده وصل هم به پشت به پشت دیود دو این چون برقرارشود نمیتواند درین و سورس بین جریانی

درین و سورس بین مقاومت بود خواهد زیاد خیلی

دو بین تخلیه ناحیه یک واقع درتشکیل pnقطعه مجاور

بین جریان عبور از که میشودو پایه همچنین و درین و پایه

میکند جلوگیری سورس

جریان عبور برای کانالی ایجاد وصل زمین به را سورس و درین اگر

کنیم وصل گیت به مثبتی ولتاژ و کردهتاثیر تحت گیت ناحیه زیر مثبت ناقلهای

به و شده دور گیت زیر از ولتاژ اینsubstrateسمت میشوند رانده

از را منفی الکترونهای متقابال ولتاژ اینجذب درین و سورس های ناحیه

الکترون گیت زیر ناحیه در اگر مینمایدبوجود منفی ناحیه یک شود جمع کافی

ناحیه دو که آید به nمی مربوط میکند وصل هم به را درین و سورس

جریان عبور برای کانالی واقع درتشکیل درین به سورس از الکترون

میشود که شود از substrateتوجه قبال که

نوع p نوع به گیت زیر ناحیه در nبودمیشود (inversion layer)تبدیل

Figure 42 The enhancement-type NMOS transistor with a positive voltage applied to the gate An n channel is induced at the top of the substrate beneath the gate

NMOSترانزیستور

نوع از آن کانال که و n-channelباشد nترانزیستوریNMOSیا میشود خوانده

مقدارVGS مقدار یک از باید کانال تشکیل برای الزم Vtآستانه بین معموال مقدار این باشد 1 05بیشتر

است ولت و گیت زیر در منفی بار شدن جمع اثر در گیت درناحیه

بوجود خازنی گیت باالی در مثبت ولتاژ به آن اتصالمیآید

میدان به بستگی میگذرد کانال از که جریانی مقدار دارد گیت ناحیه در شده تشکیل لذا الکتریکی است متقارن ساخت لحاظ از ترانزیستور که شود توجه

اعمال آنها به که دارد ولتاژی به سورسبستگی و درین نامگذاریکانال با ترانزیستور برای نسبت nمیشود باالتری ولتاژ به درین

میشود سورسوصل به

و درین به کوچک ولتاژی اعمالسورس

و درین به کوچکی ولتاژ اگرشود اعمال باعث (Vds)سورسجریان تا شد کانال idخواهد در

عبورکند جذب باعث ولتاژ این درواقع

درین به سورس سمت از الکترونهاجهت خالف در جریانی و شده

آورد می بوجود الکترون حرکت مقدار به بستگی جریان این مقدار

گیت زیر ناحیه آزادی الکترونهایولتاژ به وابسته آن خود که دارد

VGs-Vt دارد اگرVGS حد تازه vtدر کانال باشد

جریان و بوده کوچک هنوز تاسیس زیاد با اما نمیکند عبور ان از زیادی

هم کانال عرض ولتاژ این شدنجریان عبور امکان و شده زیاد

شد خواهد فراهم بیشترFigure 43 An NMOS transistor with vGS gt Vt and with a small vDS applied The device acts as a resistance whose value is determined by vGS Specifically the channel conductance is proportional to vGS ndash Vtrsquo and thus iD is proportional to (vGS ndash Vt) vDS Note that the depletion region is not shown (for simplicity)

ولتاژ و جریان رابطه کانال از که جریانی مقدار

ولتاژ به هم هم Vgs-Vtمیگذرد وولتاژ خواهد Vdsبه بستگیداشت

یک بصورت ترانزیستور درواقعکه میکند عمل خطی مقاومت

ولتاژ به آن بستگی VGSمقداردارد

اگرVGS ازVt باشد کمترجریانی و بوده نهایت بی مقاومت

شدن زیاد با کرد نخواهد عبورVGS کمتر نیز مقاومت مقدار

میشود که جریانی مقدار که شود توجه

میشود وارد درین ترمینال بهاز که است جریانی با برابر

جریان و میشود خارج سورس است صفر با برابر گین ترمینال

Figure 44 The iDndashvDS characteristics of the MOSFET in Fig 43 when the voltage applied between drain and source vDS is kept small The device operates as a linear resistor whose value is controlled by vGS

VDSافزایشولتاژ

مقدار از را سورس و درین ولتاژ سمت 0اگر افزایش VDSبهدرین به کانال که سمتی در افتد می کانال روی که ولتاژی دهیم

اندازه به میشود نتیجه VGS- VDSوصل در میکند پیدا کاهشبه آن مقدار زیرا یابد می کاهش قسمت این در کانال عرض

بدین دارد بستگی میشود اعمال کانال زیر ناحیه در که ولتاژی بود نخواهد متقارن دیگر کانال شکل ترتیب

Figure 45 Operation of the enhancement NMOS transistor as vDS is increased The induced channel acquires a tapered shape and its resistance increases as vDS is increased Here vGS is kept constant at a value gt Vt

ترانزیستور اشباع ولتاژ بیشتر افزایش در VDSبا و شده بیشتر نیز کانال مقاومت مقدار

منحنی iD-vDSنتیجه بود نخواهد راست خط یک بصورت دیگر تا ولتاژ محل VDSsat = vGS minus Vtمقدار اگر در کانال کند پیدا افزایش

بیشتر افزایش شود فشرده درین به جریان VDSاتصال در تاثیری ماند خواهد باقی اشباع حد در جریان و گذاشت نخواهد

است شده نامگذاری زیر بصورت ترانزیستور کار نواحی Triode region VDS lt VDSsatSaturation region VDS ge VDSsat

Figure 46 The drain current iD versus the drain-to-source voltage vDS for an enhancement-type NMOS transistor operated with vGS gt Vt

Figure 47 Increasing vDS causes the channel to acquire a tapered shape Eventually as vDS reaches vGS ndash Vtrsquo the channel is pinched off at the drain end Increasing vDS above vGS ndash Vt has little effect (theoretically no effect) on the channelrsquos shape

و جریان رابطه آوردن بدستترانزیستور MOSFETولتاژ

که شود فرض شده vGS gt Vtاگر ایجاد کانال تافرض با همچنین در vDS lt vGS minus Vt tباشد اینکه برای

triodeناحیه باشیم

Figure 48 Derivation of the iDndashvDS characteristic of the NMOS transistor

تریود ناحیه در جریان

داریم میشود تشکیل گیت ناحیه در که خازنی برای

خازنی ظرفیت شده ایجاد کانال نایکنواختی بعلت از جزئی المان یک اگر بود خواهد متغییر کانال ناحیه

فاصله در که گیت زیر نظر xسطح در را دارد قرار با است برابر ناحیه این خازن ظرفیت بگیریم

به اعمالی ولتاژ با آن در شده ذخیره الکتریکی بار که داشت خواهد ربط نقطه این در کانال

ولتاژ طرفی برابر VDSاز که میکند ایجاد میدانیبا است

بازای خازنی ظرفیتگیت ناحیه مساحت واحد

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 6: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

مقدمه بررسی را بود ترمینالی دو المانی که دیود قبل فصل در

که ترمینالی سه المانی بعدی فصل و فصل این در کردیم کرد خواهیم بررسی را میشود نامیده ترانزیستور

ها کننده تقویت جمله از زیادی مدارات در ترانزیستور دارد کاربرد ها حافظه و دیجیتال مدارات

اعمال با که است پایه این بر ترانزیستور کارکرد کلی اصول میکنند کنترل را سوم ترمینال جریان ترمینال دو به ولتاژ

دارد وجود مهم ترانزیستور نوع MOSFET BJTدوMOSFET ازBJT و بوده تر ساده آن ساخت و بوده کوچکتر

مدارات از بسیاری ساخت در میکند مصرف کمتری توان دارد کاربرد مجتمع

Metal Oxide Semiconductor Field Effect Transistor

نوع از پایه یک روی بر ترانزیستور pاین با ناحیه دو پایه روی بر میشود ساختهنوع هادی nنیمه نواحی این میشود ایجاد هستند زیادی ناخالصی دارای که

میگیرند قرار دردسترس فلزی اتصال یک با که میشوند نامیده درین و سورس برروی میشود کشیده شیشه جنس از عایقی پایه سطح در و ناحیه دو این بین

آورد می بوجود گیت نام با اتصالی که میشود داده قرار فلز الیه یک عایق این شود وصل فلزی اتصال یک به نیز پایه است ممکن

Figure 41 Physical structure of the enhancement-type NMOS transistor (a) perspective view (b) cross-section Typically L = 01 to 3 m W = 02 to 100 m and the thickness of the oxide layer (tox) is in the range of 2 to 50 nm

عملکرد نحوه ترمینال سه با المان یک بصورت ترانزیستور Sourceاین

Drain Gate قرارمیگیرد استفاده مورد درین و سورس بین باشد نشده وصل گیت به ولتاژی اگر

بین یکی داشت خواهند وجود دیود و nدو پایه pسورسبین دیگری و pو nپایه درین

هیچ اند شده وصل هم به پشت به پشت دیود دو این چون برقرارشود نمیتواند درین و سورس بین جریانی

درین و سورس بین مقاومت بود خواهد زیاد خیلی

دو بین تخلیه ناحیه یک واقع درتشکیل pnقطعه مجاور

بین جریان عبور از که میشودو پایه همچنین و درین و پایه

میکند جلوگیری سورس

جریان عبور برای کانالی ایجاد وصل زمین به را سورس و درین اگر

کنیم وصل گیت به مثبتی ولتاژ و کردهتاثیر تحت گیت ناحیه زیر مثبت ناقلهای

به و شده دور گیت زیر از ولتاژ اینsubstrateسمت میشوند رانده

از را منفی الکترونهای متقابال ولتاژ اینجذب درین و سورس های ناحیه

الکترون گیت زیر ناحیه در اگر مینمایدبوجود منفی ناحیه یک شود جمع کافی

ناحیه دو که آید به nمی مربوط میکند وصل هم به را درین و سورس

جریان عبور برای کانالی واقع درتشکیل درین به سورس از الکترون

میشود که شود از substrateتوجه قبال که

نوع p نوع به گیت زیر ناحیه در nبودمیشود (inversion layer)تبدیل

Figure 42 The enhancement-type NMOS transistor with a positive voltage applied to the gate An n channel is induced at the top of the substrate beneath the gate

NMOSترانزیستور

نوع از آن کانال که و n-channelباشد nترانزیستوریNMOSیا میشود خوانده

مقدارVGS مقدار یک از باید کانال تشکیل برای الزم Vtآستانه بین معموال مقدار این باشد 1 05بیشتر

است ولت و گیت زیر در منفی بار شدن جمع اثر در گیت درناحیه

بوجود خازنی گیت باالی در مثبت ولتاژ به آن اتصالمیآید

میدان به بستگی میگذرد کانال از که جریانی مقدار دارد گیت ناحیه در شده تشکیل لذا الکتریکی است متقارن ساخت لحاظ از ترانزیستور که شود توجه

اعمال آنها به که دارد ولتاژی به سورسبستگی و درین نامگذاریکانال با ترانزیستور برای نسبت nمیشود باالتری ولتاژ به درین

میشود سورسوصل به

و درین به کوچک ولتاژی اعمالسورس

و درین به کوچکی ولتاژ اگرشود اعمال باعث (Vds)سورسجریان تا شد کانال idخواهد در

عبورکند جذب باعث ولتاژ این درواقع

درین به سورس سمت از الکترونهاجهت خالف در جریانی و شده

آورد می بوجود الکترون حرکت مقدار به بستگی جریان این مقدار

گیت زیر ناحیه آزادی الکترونهایولتاژ به وابسته آن خود که دارد

VGs-Vt دارد اگرVGS حد تازه vtدر کانال باشد

جریان و بوده کوچک هنوز تاسیس زیاد با اما نمیکند عبور ان از زیادی

هم کانال عرض ولتاژ این شدنجریان عبور امکان و شده زیاد

شد خواهد فراهم بیشترFigure 43 An NMOS transistor with vGS gt Vt and with a small vDS applied The device acts as a resistance whose value is determined by vGS Specifically the channel conductance is proportional to vGS ndash Vtrsquo and thus iD is proportional to (vGS ndash Vt) vDS Note that the depletion region is not shown (for simplicity)

ولتاژ و جریان رابطه کانال از که جریانی مقدار

ولتاژ به هم هم Vgs-Vtمیگذرد وولتاژ خواهد Vdsبه بستگیداشت

یک بصورت ترانزیستور درواقعکه میکند عمل خطی مقاومت

ولتاژ به آن بستگی VGSمقداردارد

اگرVGS ازVt باشد کمترجریانی و بوده نهایت بی مقاومت

شدن زیاد با کرد نخواهد عبورVGS کمتر نیز مقاومت مقدار

میشود که جریانی مقدار که شود توجه

میشود وارد درین ترمینال بهاز که است جریانی با برابر

جریان و میشود خارج سورس است صفر با برابر گین ترمینال

Figure 44 The iDndashvDS characteristics of the MOSFET in Fig 43 when the voltage applied between drain and source vDS is kept small The device operates as a linear resistor whose value is controlled by vGS

VDSافزایشولتاژ

مقدار از را سورس و درین ولتاژ سمت 0اگر افزایش VDSبهدرین به کانال که سمتی در افتد می کانال روی که ولتاژی دهیم

اندازه به میشود نتیجه VGS- VDSوصل در میکند پیدا کاهشبه آن مقدار زیرا یابد می کاهش قسمت این در کانال عرض

بدین دارد بستگی میشود اعمال کانال زیر ناحیه در که ولتاژی بود نخواهد متقارن دیگر کانال شکل ترتیب

Figure 45 Operation of the enhancement NMOS transistor as vDS is increased The induced channel acquires a tapered shape and its resistance increases as vDS is increased Here vGS is kept constant at a value gt Vt

ترانزیستور اشباع ولتاژ بیشتر افزایش در VDSبا و شده بیشتر نیز کانال مقاومت مقدار

منحنی iD-vDSنتیجه بود نخواهد راست خط یک بصورت دیگر تا ولتاژ محل VDSsat = vGS minus Vtمقدار اگر در کانال کند پیدا افزایش

بیشتر افزایش شود فشرده درین به جریان VDSاتصال در تاثیری ماند خواهد باقی اشباع حد در جریان و گذاشت نخواهد

است شده نامگذاری زیر بصورت ترانزیستور کار نواحی Triode region VDS lt VDSsatSaturation region VDS ge VDSsat

Figure 46 The drain current iD versus the drain-to-source voltage vDS for an enhancement-type NMOS transistor operated with vGS gt Vt

Figure 47 Increasing vDS causes the channel to acquire a tapered shape Eventually as vDS reaches vGS ndash Vtrsquo the channel is pinched off at the drain end Increasing vDS above vGS ndash Vt has little effect (theoretically no effect) on the channelrsquos shape

و جریان رابطه آوردن بدستترانزیستور MOSFETولتاژ

که شود فرض شده vGS gt Vtاگر ایجاد کانال تافرض با همچنین در vDS lt vGS minus Vt tباشد اینکه برای

triodeناحیه باشیم

Figure 48 Derivation of the iDndashvDS characteristic of the NMOS transistor

تریود ناحیه در جریان

داریم میشود تشکیل گیت ناحیه در که خازنی برای

خازنی ظرفیت شده ایجاد کانال نایکنواختی بعلت از جزئی المان یک اگر بود خواهد متغییر کانال ناحیه

فاصله در که گیت زیر نظر xسطح در را دارد قرار با است برابر ناحیه این خازن ظرفیت بگیریم

به اعمالی ولتاژ با آن در شده ذخیره الکتریکی بار که داشت خواهد ربط نقطه این در کانال

ولتاژ طرفی برابر VDSاز که میکند ایجاد میدانیبا است

بازای خازنی ظرفیتگیت ناحیه مساحت واحد

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 7: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

Metal Oxide Semiconductor Field Effect Transistor

نوع از پایه یک روی بر ترانزیستور pاین با ناحیه دو پایه روی بر میشود ساختهنوع هادی nنیمه نواحی این میشود ایجاد هستند زیادی ناخالصی دارای که

میگیرند قرار دردسترس فلزی اتصال یک با که میشوند نامیده درین و سورس برروی میشود کشیده شیشه جنس از عایقی پایه سطح در و ناحیه دو این بین

آورد می بوجود گیت نام با اتصالی که میشود داده قرار فلز الیه یک عایق این شود وصل فلزی اتصال یک به نیز پایه است ممکن

Figure 41 Physical structure of the enhancement-type NMOS transistor (a) perspective view (b) cross-section Typically L = 01 to 3 m W = 02 to 100 m and the thickness of the oxide layer (tox) is in the range of 2 to 50 nm

عملکرد نحوه ترمینال سه با المان یک بصورت ترانزیستور Sourceاین

Drain Gate قرارمیگیرد استفاده مورد درین و سورس بین باشد نشده وصل گیت به ولتاژی اگر

بین یکی داشت خواهند وجود دیود و nدو پایه pسورسبین دیگری و pو nپایه درین

هیچ اند شده وصل هم به پشت به پشت دیود دو این چون برقرارشود نمیتواند درین و سورس بین جریانی

درین و سورس بین مقاومت بود خواهد زیاد خیلی

دو بین تخلیه ناحیه یک واقع درتشکیل pnقطعه مجاور

بین جریان عبور از که میشودو پایه همچنین و درین و پایه

میکند جلوگیری سورس

جریان عبور برای کانالی ایجاد وصل زمین به را سورس و درین اگر

کنیم وصل گیت به مثبتی ولتاژ و کردهتاثیر تحت گیت ناحیه زیر مثبت ناقلهای

به و شده دور گیت زیر از ولتاژ اینsubstrateسمت میشوند رانده

از را منفی الکترونهای متقابال ولتاژ اینجذب درین و سورس های ناحیه

الکترون گیت زیر ناحیه در اگر مینمایدبوجود منفی ناحیه یک شود جمع کافی

ناحیه دو که آید به nمی مربوط میکند وصل هم به را درین و سورس

جریان عبور برای کانالی واقع درتشکیل درین به سورس از الکترون

میشود که شود از substrateتوجه قبال که

نوع p نوع به گیت زیر ناحیه در nبودمیشود (inversion layer)تبدیل

Figure 42 The enhancement-type NMOS transistor with a positive voltage applied to the gate An n channel is induced at the top of the substrate beneath the gate

NMOSترانزیستور

نوع از آن کانال که و n-channelباشد nترانزیستوریNMOSیا میشود خوانده

مقدارVGS مقدار یک از باید کانال تشکیل برای الزم Vtآستانه بین معموال مقدار این باشد 1 05بیشتر

است ولت و گیت زیر در منفی بار شدن جمع اثر در گیت درناحیه

بوجود خازنی گیت باالی در مثبت ولتاژ به آن اتصالمیآید

میدان به بستگی میگذرد کانال از که جریانی مقدار دارد گیت ناحیه در شده تشکیل لذا الکتریکی است متقارن ساخت لحاظ از ترانزیستور که شود توجه

اعمال آنها به که دارد ولتاژی به سورسبستگی و درین نامگذاریکانال با ترانزیستور برای نسبت nمیشود باالتری ولتاژ به درین

میشود سورسوصل به

و درین به کوچک ولتاژی اعمالسورس

و درین به کوچکی ولتاژ اگرشود اعمال باعث (Vds)سورسجریان تا شد کانال idخواهد در

عبورکند جذب باعث ولتاژ این درواقع

درین به سورس سمت از الکترونهاجهت خالف در جریانی و شده

آورد می بوجود الکترون حرکت مقدار به بستگی جریان این مقدار

گیت زیر ناحیه آزادی الکترونهایولتاژ به وابسته آن خود که دارد

VGs-Vt دارد اگرVGS حد تازه vtدر کانال باشد

جریان و بوده کوچک هنوز تاسیس زیاد با اما نمیکند عبور ان از زیادی

هم کانال عرض ولتاژ این شدنجریان عبور امکان و شده زیاد

شد خواهد فراهم بیشترFigure 43 An NMOS transistor with vGS gt Vt and with a small vDS applied The device acts as a resistance whose value is determined by vGS Specifically the channel conductance is proportional to vGS ndash Vtrsquo and thus iD is proportional to (vGS ndash Vt) vDS Note that the depletion region is not shown (for simplicity)

ولتاژ و جریان رابطه کانال از که جریانی مقدار

ولتاژ به هم هم Vgs-Vtمیگذرد وولتاژ خواهد Vdsبه بستگیداشت

یک بصورت ترانزیستور درواقعکه میکند عمل خطی مقاومت

ولتاژ به آن بستگی VGSمقداردارد

اگرVGS ازVt باشد کمترجریانی و بوده نهایت بی مقاومت

شدن زیاد با کرد نخواهد عبورVGS کمتر نیز مقاومت مقدار

میشود که جریانی مقدار که شود توجه

میشود وارد درین ترمینال بهاز که است جریانی با برابر

جریان و میشود خارج سورس است صفر با برابر گین ترمینال

Figure 44 The iDndashvDS characteristics of the MOSFET in Fig 43 when the voltage applied between drain and source vDS is kept small The device operates as a linear resistor whose value is controlled by vGS

VDSافزایشولتاژ

مقدار از را سورس و درین ولتاژ سمت 0اگر افزایش VDSبهدرین به کانال که سمتی در افتد می کانال روی که ولتاژی دهیم

اندازه به میشود نتیجه VGS- VDSوصل در میکند پیدا کاهشبه آن مقدار زیرا یابد می کاهش قسمت این در کانال عرض

بدین دارد بستگی میشود اعمال کانال زیر ناحیه در که ولتاژی بود نخواهد متقارن دیگر کانال شکل ترتیب

Figure 45 Operation of the enhancement NMOS transistor as vDS is increased The induced channel acquires a tapered shape and its resistance increases as vDS is increased Here vGS is kept constant at a value gt Vt

ترانزیستور اشباع ولتاژ بیشتر افزایش در VDSبا و شده بیشتر نیز کانال مقاومت مقدار

منحنی iD-vDSنتیجه بود نخواهد راست خط یک بصورت دیگر تا ولتاژ محل VDSsat = vGS minus Vtمقدار اگر در کانال کند پیدا افزایش

بیشتر افزایش شود فشرده درین به جریان VDSاتصال در تاثیری ماند خواهد باقی اشباع حد در جریان و گذاشت نخواهد

است شده نامگذاری زیر بصورت ترانزیستور کار نواحی Triode region VDS lt VDSsatSaturation region VDS ge VDSsat

Figure 46 The drain current iD versus the drain-to-source voltage vDS for an enhancement-type NMOS transistor operated with vGS gt Vt

Figure 47 Increasing vDS causes the channel to acquire a tapered shape Eventually as vDS reaches vGS ndash Vtrsquo the channel is pinched off at the drain end Increasing vDS above vGS ndash Vt has little effect (theoretically no effect) on the channelrsquos shape

و جریان رابطه آوردن بدستترانزیستور MOSFETولتاژ

که شود فرض شده vGS gt Vtاگر ایجاد کانال تافرض با همچنین در vDS lt vGS minus Vt tباشد اینکه برای

triodeناحیه باشیم

Figure 48 Derivation of the iDndashvDS characteristic of the NMOS transistor

تریود ناحیه در جریان

داریم میشود تشکیل گیت ناحیه در که خازنی برای

خازنی ظرفیت شده ایجاد کانال نایکنواختی بعلت از جزئی المان یک اگر بود خواهد متغییر کانال ناحیه

فاصله در که گیت زیر نظر xسطح در را دارد قرار با است برابر ناحیه این خازن ظرفیت بگیریم

به اعمالی ولتاژ با آن در شده ذخیره الکتریکی بار که داشت خواهد ربط نقطه این در کانال

ولتاژ طرفی برابر VDSاز که میکند ایجاد میدانیبا است

بازای خازنی ظرفیتگیت ناحیه مساحت واحد

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 8: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

عملکرد نحوه ترمینال سه با المان یک بصورت ترانزیستور Sourceاین

Drain Gate قرارمیگیرد استفاده مورد درین و سورس بین باشد نشده وصل گیت به ولتاژی اگر

بین یکی داشت خواهند وجود دیود و nدو پایه pسورسبین دیگری و pو nپایه درین

هیچ اند شده وصل هم به پشت به پشت دیود دو این چون برقرارشود نمیتواند درین و سورس بین جریانی

درین و سورس بین مقاومت بود خواهد زیاد خیلی

دو بین تخلیه ناحیه یک واقع درتشکیل pnقطعه مجاور

بین جریان عبور از که میشودو پایه همچنین و درین و پایه

میکند جلوگیری سورس

جریان عبور برای کانالی ایجاد وصل زمین به را سورس و درین اگر

کنیم وصل گیت به مثبتی ولتاژ و کردهتاثیر تحت گیت ناحیه زیر مثبت ناقلهای

به و شده دور گیت زیر از ولتاژ اینsubstrateسمت میشوند رانده

از را منفی الکترونهای متقابال ولتاژ اینجذب درین و سورس های ناحیه

الکترون گیت زیر ناحیه در اگر مینمایدبوجود منفی ناحیه یک شود جمع کافی

ناحیه دو که آید به nمی مربوط میکند وصل هم به را درین و سورس

جریان عبور برای کانالی واقع درتشکیل درین به سورس از الکترون

میشود که شود از substrateتوجه قبال که

نوع p نوع به گیت زیر ناحیه در nبودمیشود (inversion layer)تبدیل

Figure 42 The enhancement-type NMOS transistor with a positive voltage applied to the gate An n channel is induced at the top of the substrate beneath the gate

NMOSترانزیستور

نوع از آن کانال که و n-channelباشد nترانزیستوریNMOSیا میشود خوانده

مقدارVGS مقدار یک از باید کانال تشکیل برای الزم Vtآستانه بین معموال مقدار این باشد 1 05بیشتر

است ولت و گیت زیر در منفی بار شدن جمع اثر در گیت درناحیه

بوجود خازنی گیت باالی در مثبت ولتاژ به آن اتصالمیآید

میدان به بستگی میگذرد کانال از که جریانی مقدار دارد گیت ناحیه در شده تشکیل لذا الکتریکی است متقارن ساخت لحاظ از ترانزیستور که شود توجه

اعمال آنها به که دارد ولتاژی به سورسبستگی و درین نامگذاریکانال با ترانزیستور برای نسبت nمیشود باالتری ولتاژ به درین

میشود سورسوصل به

و درین به کوچک ولتاژی اعمالسورس

و درین به کوچکی ولتاژ اگرشود اعمال باعث (Vds)سورسجریان تا شد کانال idخواهد در

عبورکند جذب باعث ولتاژ این درواقع

درین به سورس سمت از الکترونهاجهت خالف در جریانی و شده

آورد می بوجود الکترون حرکت مقدار به بستگی جریان این مقدار

گیت زیر ناحیه آزادی الکترونهایولتاژ به وابسته آن خود که دارد

VGs-Vt دارد اگرVGS حد تازه vtدر کانال باشد

جریان و بوده کوچک هنوز تاسیس زیاد با اما نمیکند عبور ان از زیادی

هم کانال عرض ولتاژ این شدنجریان عبور امکان و شده زیاد

شد خواهد فراهم بیشترFigure 43 An NMOS transistor with vGS gt Vt and with a small vDS applied The device acts as a resistance whose value is determined by vGS Specifically the channel conductance is proportional to vGS ndash Vtrsquo and thus iD is proportional to (vGS ndash Vt) vDS Note that the depletion region is not shown (for simplicity)

ولتاژ و جریان رابطه کانال از که جریانی مقدار

ولتاژ به هم هم Vgs-Vtمیگذرد وولتاژ خواهد Vdsبه بستگیداشت

یک بصورت ترانزیستور درواقعکه میکند عمل خطی مقاومت

ولتاژ به آن بستگی VGSمقداردارد

اگرVGS ازVt باشد کمترجریانی و بوده نهایت بی مقاومت

شدن زیاد با کرد نخواهد عبورVGS کمتر نیز مقاومت مقدار

میشود که جریانی مقدار که شود توجه

میشود وارد درین ترمینال بهاز که است جریانی با برابر

جریان و میشود خارج سورس است صفر با برابر گین ترمینال

Figure 44 The iDndashvDS characteristics of the MOSFET in Fig 43 when the voltage applied between drain and source vDS is kept small The device operates as a linear resistor whose value is controlled by vGS

VDSافزایشولتاژ

مقدار از را سورس و درین ولتاژ سمت 0اگر افزایش VDSبهدرین به کانال که سمتی در افتد می کانال روی که ولتاژی دهیم

اندازه به میشود نتیجه VGS- VDSوصل در میکند پیدا کاهشبه آن مقدار زیرا یابد می کاهش قسمت این در کانال عرض

بدین دارد بستگی میشود اعمال کانال زیر ناحیه در که ولتاژی بود نخواهد متقارن دیگر کانال شکل ترتیب

Figure 45 Operation of the enhancement NMOS transistor as vDS is increased The induced channel acquires a tapered shape and its resistance increases as vDS is increased Here vGS is kept constant at a value gt Vt

ترانزیستور اشباع ولتاژ بیشتر افزایش در VDSبا و شده بیشتر نیز کانال مقاومت مقدار

منحنی iD-vDSنتیجه بود نخواهد راست خط یک بصورت دیگر تا ولتاژ محل VDSsat = vGS minus Vtمقدار اگر در کانال کند پیدا افزایش

بیشتر افزایش شود فشرده درین به جریان VDSاتصال در تاثیری ماند خواهد باقی اشباع حد در جریان و گذاشت نخواهد

است شده نامگذاری زیر بصورت ترانزیستور کار نواحی Triode region VDS lt VDSsatSaturation region VDS ge VDSsat

Figure 46 The drain current iD versus the drain-to-source voltage vDS for an enhancement-type NMOS transistor operated with vGS gt Vt

Figure 47 Increasing vDS causes the channel to acquire a tapered shape Eventually as vDS reaches vGS ndash Vtrsquo the channel is pinched off at the drain end Increasing vDS above vGS ndash Vt has little effect (theoretically no effect) on the channelrsquos shape

و جریان رابطه آوردن بدستترانزیستور MOSFETولتاژ

که شود فرض شده vGS gt Vtاگر ایجاد کانال تافرض با همچنین در vDS lt vGS minus Vt tباشد اینکه برای

triodeناحیه باشیم

Figure 48 Derivation of the iDndashvDS characteristic of the NMOS transistor

تریود ناحیه در جریان

داریم میشود تشکیل گیت ناحیه در که خازنی برای

خازنی ظرفیت شده ایجاد کانال نایکنواختی بعلت از جزئی المان یک اگر بود خواهد متغییر کانال ناحیه

فاصله در که گیت زیر نظر xسطح در را دارد قرار با است برابر ناحیه این خازن ظرفیت بگیریم

به اعمالی ولتاژ با آن در شده ذخیره الکتریکی بار که داشت خواهد ربط نقطه این در کانال

ولتاژ طرفی برابر VDSاز که میکند ایجاد میدانیبا است

بازای خازنی ظرفیتگیت ناحیه مساحت واحد

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 9: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

جریان عبور برای کانالی ایجاد وصل زمین به را سورس و درین اگر

کنیم وصل گیت به مثبتی ولتاژ و کردهتاثیر تحت گیت ناحیه زیر مثبت ناقلهای

به و شده دور گیت زیر از ولتاژ اینsubstrateسمت میشوند رانده

از را منفی الکترونهای متقابال ولتاژ اینجذب درین و سورس های ناحیه

الکترون گیت زیر ناحیه در اگر مینمایدبوجود منفی ناحیه یک شود جمع کافی

ناحیه دو که آید به nمی مربوط میکند وصل هم به را درین و سورس

جریان عبور برای کانالی واقع درتشکیل درین به سورس از الکترون

میشود که شود از substrateتوجه قبال که

نوع p نوع به گیت زیر ناحیه در nبودمیشود (inversion layer)تبدیل

Figure 42 The enhancement-type NMOS transistor with a positive voltage applied to the gate An n channel is induced at the top of the substrate beneath the gate

NMOSترانزیستور

نوع از آن کانال که و n-channelباشد nترانزیستوریNMOSیا میشود خوانده

مقدارVGS مقدار یک از باید کانال تشکیل برای الزم Vtآستانه بین معموال مقدار این باشد 1 05بیشتر

است ولت و گیت زیر در منفی بار شدن جمع اثر در گیت درناحیه

بوجود خازنی گیت باالی در مثبت ولتاژ به آن اتصالمیآید

میدان به بستگی میگذرد کانال از که جریانی مقدار دارد گیت ناحیه در شده تشکیل لذا الکتریکی است متقارن ساخت لحاظ از ترانزیستور که شود توجه

اعمال آنها به که دارد ولتاژی به سورسبستگی و درین نامگذاریکانال با ترانزیستور برای نسبت nمیشود باالتری ولتاژ به درین

میشود سورسوصل به

و درین به کوچک ولتاژی اعمالسورس

و درین به کوچکی ولتاژ اگرشود اعمال باعث (Vds)سورسجریان تا شد کانال idخواهد در

عبورکند جذب باعث ولتاژ این درواقع

درین به سورس سمت از الکترونهاجهت خالف در جریانی و شده

آورد می بوجود الکترون حرکت مقدار به بستگی جریان این مقدار

گیت زیر ناحیه آزادی الکترونهایولتاژ به وابسته آن خود که دارد

VGs-Vt دارد اگرVGS حد تازه vtدر کانال باشد

جریان و بوده کوچک هنوز تاسیس زیاد با اما نمیکند عبور ان از زیادی

هم کانال عرض ولتاژ این شدنجریان عبور امکان و شده زیاد

شد خواهد فراهم بیشترFigure 43 An NMOS transistor with vGS gt Vt and with a small vDS applied The device acts as a resistance whose value is determined by vGS Specifically the channel conductance is proportional to vGS ndash Vtrsquo and thus iD is proportional to (vGS ndash Vt) vDS Note that the depletion region is not shown (for simplicity)

ولتاژ و جریان رابطه کانال از که جریانی مقدار

ولتاژ به هم هم Vgs-Vtمیگذرد وولتاژ خواهد Vdsبه بستگیداشت

یک بصورت ترانزیستور درواقعکه میکند عمل خطی مقاومت

ولتاژ به آن بستگی VGSمقداردارد

اگرVGS ازVt باشد کمترجریانی و بوده نهایت بی مقاومت

شدن زیاد با کرد نخواهد عبورVGS کمتر نیز مقاومت مقدار

میشود که جریانی مقدار که شود توجه

میشود وارد درین ترمینال بهاز که است جریانی با برابر

جریان و میشود خارج سورس است صفر با برابر گین ترمینال

Figure 44 The iDndashvDS characteristics of the MOSFET in Fig 43 when the voltage applied between drain and source vDS is kept small The device operates as a linear resistor whose value is controlled by vGS

VDSافزایشولتاژ

مقدار از را سورس و درین ولتاژ سمت 0اگر افزایش VDSبهدرین به کانال که سمتی در افتد می کانال روی که ولتاژی دهیم

اندازه به میشود نتیجه VGS- VDSوصل در میکند پیدا کاهشبه آن مقدار زیرا یابد می کاهش قسمت این در کانال عرض

بدین دارد بستگی میشود اعمال کانال زیر ناحیه در که ولتاژی بود نخواهد متقارن دیگر کانال شکل ترتیب

Figure 45 Operation of the enhancement NMOS transistor as vDS is increased The induced channel acquires a tapered shape and its resistance increases as vDS is increased Here vGS is kept constant at a value gt Vt

ترانزیستور اشباع ولتاژ بیشتر افزایش در VDSبا و شده بیشتر نیز کانال مقاومت مقدار

منحنی iD-vDSنتیجه بود نخواهد راست خط یک بصورت دیگر تا ولتاژ محل VDSsat = vGS minus Vtمقدار اگر در کانال کند پیدا افزایش

بیشتر افزایش شود فشرده درین به جریان VDSاتصال در تاثیری ماند خواهد باقی اشباع حد در جریان و گذاشت نخواهد

است شده نامگذاری زیر بصورت ترانزیستور کار نواحی Triode region VDS lt VDSsatSaturation region VDS ge VDSsat

Figure 46 The drain current iD versus the drain-to-source voltage vDS for an enhancement-type NMOS transistor operated with vGS gt Vt

Figure 47 Increasing vDS causes the channel to acquire a tapered shape Eventually as vDS reaches vGS ndash Vtrsquo the channel is pinched off at the drain end Increasing vDS above vGS ndash Vt has little effect (theoretically no effect) on the channelrsquos shape

و جریان رابطه آوردن بدستترانزیستور MOSFETولتاژ

که شود فرض شده vGS gt Vtاگر ایجاد کانال تافرض با همچنین در vDS lt vGS minus Vt tباشد اینکه برای

triodeناحیه باشیم

Figure 48 Derivation of the iDndashvDS characteristic of the NMOS transistor

تریود ناحیه در جریان

داریم میشود تشکیل گیت ناحیه در که خازنی برای

خازنی ظرفیت شده ایجاد کانال نایکنواختی بعلت از جزئی المان یک اگر بود خواهد متغییر کانال ناحیه

فاصله در که گیت زیر نظر xسطح در را دارد قرار با است برابر ناحیه این خازن ظرفیت بگیریم

به اعمالی ولتاژ با آن در شده ذخیره الکتریکی بار که داشت خواهد ربط نقطه این در کانال

ولتاژ طرفی برابر VDSاز که میکند ایجاد میدانیبا است

بازای خازنی ظرفیتگیت ناحیه مساحت واحد

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 10: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

NMOSترانزیستور

نوع از آن کانال که و n-channelباشد nترانزیستوریNMOSیا میشود خوانده

مقدارVGS مقدار یک از باید کانال تشکیل برای الزم Vtآستانه بین معموال مقدار این باشد 1 05بیشتر

است ولت و گیت زیر در منفی بار شدن جمع اثر در گیت درناحیه

بوجود خازنی گیت باالی در مثبت ولتاژ به آن اتصالمیآید

میدان به بستگی میگذرد کانال از که جریانی مقدار دارد گیت ناحیه در شده تشکیل لذا الکتریکی است متقارن ساخت لحاظ از ترانزیستور که شود توجه

اعمال آنها به که دارد ولتاژی به سورسبستگی و درین نامگذاریکانال با ترانزیستور برای نسبت nمیشود باالتری ولتاژ به درین

میشود سورسوصل به

و درین به کوچک ولتاژی اعمالسورس

و درین به کوچکی ولتاژ اگرشود اعمال باعث (Vds)سورسجریان تا شد کانال idخواهد در

عبورکند جذب باعث ولتاژ این درواقع

درین به سورس سمت از الکترونهاجهت خالف در جریانی و شده

آورد می بوجود الکترون حرکت مقدار به بستگی جریان این مقدار

گیت زیر ناحیه آزادی الکترونهایولتاژ به وابسته آن خود که دارد

VGs-Vt دارد اگرVGS حد تازه vtدر کانال باشد

جریان و بوده کوچک هنوز تاسیس زیاد با اما نمیکند عبور ان از زیادی

هم کانال عرض ولتاژ این شدنجریان عبور امکان و شده زیاد

شد خواهد فراهم بیشترFigure 43 An NMOS transistor with vGS gt Vt and with a small vDS applied The device acts as a resistance whose value is determined by vGS Specifically the channel conductance is proportional to vGS ndash Vtrsquo and thus iD is proportional to (vGS ndash Vt) vDS Note that the depletion region is not shown (for simplicity)

ولتاژ و جریان رابطه کانال از که جریانی مقدار

ولتاژ به هم هم Vgs-Vtمیگذرد وولتاژ خواهد Vdsبه بستگیداشت

یک بصورت ترانزیستور درواقعکه میکند عمل خطی مقاومت

ولتاژ به آن بستگی VGSمقداردارد

اگرVGS ازVt باشد کمترجریانی و بوده نهایت بی مقاومت

شدن زیاد با کرد نخواهد عبورVGS کمتر نیز مقاومت مقدار

میشود که جریانی مقدار که شود توجه

میشود وارد درین ترمینال بهاز که است جریانی با برابر

جریان و میشود خارج سورس است صفر با برابر گین ترمینال

Figure 44 The iDndashvDS characteristics of the MOSFET in Fig 43 when the voltage applied between drain and source vDS is kept small The device operates as a linear resistor whose value is controlled by vGS

VDSافزایشولتاژ

مقدار از را سورس و درین ولتاژ سمت 0اگر افزایش VDSبهدرین به کانال که سمتی در افتد می کانال روی که ولتاژی دهیم

اندازه به میشود نتیجه VGS- VDSوصل در میکند پیدا کاهشبه آن مقدار زیرا یابد می کاهش قسمت این در کانال عرض

بدین دارد بستگی میشود اعمال کانال زیر ناحیه در که ولتاژی بود نخواهد متقارن دیگر کانال شکل ترتیب

Figure 45 Operation of the enhancement NMOS transistor as vDS is increased The induced channel acquires a tapered shape and its resistance increases as vDS is increased Here vGS is kept constant at a value gt Vt

ترانزیستور اشباع ولتاژ بیشتر افزایش در VDSبا و شده بیشتر نیز کانال مقاومت مقدار

منحنی iD-vDSنتیجه بود نخواهد راست خط یک بصورت دیگر تا ولتاژ محل VDSsat = vGS minus Vtمقدار اگر در کانال کند پیدا افزایش

بیشتر افزایش شود فشرده درین به جریان VDSاتصال در تاثیری ماند خواهد باقی اشباع حد در جریان و گذاشت نخواهد

است شده نامگذاری زیر بصورت ترانزیستور کار نواحی Triode region VDS lt VDSsatSaturation region VDS ge VDSsat

Figure 46 The drain current iD versus the drain-to-source voltage vDS for an enhancement-type NMOS transistor operated with vGS gt Vt

Figure 47 Increasing vDS causes the channel to acquire a tapered shape Eventually as vDS reaches vGS ndash Vtrsquo the channel is pinched off at the drain end Increasing vDS above vGS ndash Vt has little effect (theoretically no effect) on the channelrsquos shape

و جریان رابطه آوردن بدستترانزیستور MOSFETولتاژ

که شود فرض شده vGS gt Vtاگر ایجاد کانال تافرض با همچنین در vDS lt vGS minus Vt tباشد اینکه برای

triodeناحیه باشیم

Figure 48 Derivation of the iDndashvDS characteristic of the NMOS transistor

تریود ناحیه در جریان

داریم میشود تشکیل گیت ناحیه در که خازنی برای

خازنی ظرفیت شده ایجاد کانال نایکنواختی بعلت از جزئی المان یک اگر بود خواهد متغییر کانال ناحیه

فاصله در که گیت زیر نظر xسطح در را دارد قرار با است برابر ناحیه این خازن ظرفیت بگیریم

به اعمالی ولتاژ با آن در شده ذخیره الکتریکی بار که داشت خواهد ربط نقطه این در کانال

ولتاژ طرفی برابر VDSاز که میکند ایجاد میدانیبا است

بازای خازنی ظرفیتگیت ناحیه مساحت واحد

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 11: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

و درین به کوچک ولتاژی اعمالسورس

و درین به کوچکی ولتاژ اگرشود اعمال باعث (Vds)سورسجریان تا شد کانال idخواهد در

عبورکند جذب باعث ولتاژ این درواقع

درین به سورس سمت از الکترونهاجهت خالف در جریانی و شده

آورد می بوجود الکترون حرکت مقدار به بستگی جریان این مقدار

گیت زیر ناحیه آزادی الکترونهایولتاژ به وابسته آن خود که دارد

VGs-Vt دارد اگرVGS حد تازه vtدر کانال باشد

جریان و بوده کوچک هنوز تاسیس زیاد با اما نمیکند عبور ان از زیادی

هم کانال عرض ولتاژ این شدنجریان عبور امکان و شده زیاد

شد خواهد فراهم بیشترFigure 43 An NMOS transistor with vGS gt Vt and with a small vDS applied The device acts as a resistance whose value is determined by vGS Specifically the channel conductance is proportional to vGS ndash Vtrsquo and thus iD is proportional to (vGS ndash Vt) vDS Note that the depletion region is not shown (for simplicity)

ولتاژ و جریان رابطه کانال از که جریانی مقدار

ولتاژ به هم هم Vgs-Vtمیگذرد وولتاژ خواهد Vdsبه بستگیداشت

یک بصورت ترانزیستور درواقعکه میکند عمل خطی مقاومت

ولتاژ به آن بستگی VGSمقداردارد

اگرVGS ازVt باشد کمترجریانی و بوده نهایت بی مقاومت

شدن زیاد با کرد نخواهد عبورVGS کمتر نیز مقاومت مقدار

میشود که جریانی مقدار که شود توجه

میشود وارد درین ترمینال بهاز که است جریانی با برابر

جریان و میشود خارج سورس است صفر با برابر گین ترمینال

Figure 44 The iDndashvDS characteristics of the MOSFET in Fig 43 when the voltage applied between drain and source vDS is kept small The device operates as a linear resistor whose value is controlled by vGS

VDSافزایشولتاژ

مقدار از را سورس و درین ولتاژ سمت 0اگر افزایش VDSبهدرین به کانال که سمتی در افتد می کانال روی که ولتاژی دهیم

اندازه به میشود نتیجه VGS- VDSوصل در میکند پیدا کاهشبه آن مقدار زیرا یابد می کاهش قسمت این در کانال عرض

بدین دارد بستگی میشود اعمال کانال زیر ناحیه در که ولتاژی بود نخواهد متقارن دیگر کانال شکل ترتیب

Figure 45 Operation of the enhancement NMOS transistor as vDS is increased The induced channel acquires a tapered shape and its resistance increases as vDS is increased Here vGS is kept constant at a value gt Vt

ترانزیستور اشباع ولتاژ بیشتر افزایش در VDSبا و شده بیشتر نیز کانال مقاومت مقدار

منحنی iD-vDSنتیجه بود نخواهد راست خط یک بصورت دیگر تا ولتاژ محل VDSsat = vGS minus Vtمقدار اگر در کانال کند پیدا افزایش

بیشتر افزایش شود فشرده درین به جریان VDSاتصال در تاثیری ماند خواهد باقی اشباع حد در جریان و گذاشت نخواهد

است شده نامگذاری زیر بصورت ترانزیستور کار نواحی Triode region VDS lt VDSsatSaturation region VDS ge VDSsat

Figure 46 The drain current iD versus the drain-to-source voltage vDS for an enhancement-type NMOS transistor operated with vGS gt Vt

Figure 47 Increasing vDS causes the channel to acquire a tapered shape Eventually as vDS reaches vGS ndash Vtrsquo the channel is pinched off at the drain end Increasing vDS above vGS ndash Vt has little effect (theoretically no effect) on the channelrsquos shape

و جریان رابطه آوردن بدستترانزیستور MOSFETولتاژ

که شود فرض شده vGS gt Vtاگر ایجاد کانال تافرض با همچنین در vDS lt vGS minus Vt tباشد اینکه برای

triodeناحیه باشیم

Figure 48 Derivation of the iDndashvDS characteristic of the NMOS transistor

تریود ناحیه در جریان

داریم میشود تشکیل گیت ناحیه در که خازنی برای

خازنی ظرفیت شده ایجاد کانال نایکنواختی بعلت از جزئی المان یک اگر بود خواهد متغییر کانال ناحیه

فاصله در که گیت زیر نظر xسطح در را دارد قرار با است برابر ناحیه این خازن ظرفیت بگیریم

به اعمالی ولتاژ با آن در شده ذخیره الکتریکی بار که داشت خواهد ربط نقطه این در کانال

ولتاژ طرفی برابر VDSاز که میکند ایجاد میدانیبا است

بازای خازنی ظرفیتگیت ناحیه مساحت واحد

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 12: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

ولتاژ و جریان رابطه کانال از که جریانی مقدار

ولتاژ به هم هم Vgs-Vtمیگذرد وولتاژ خواهد Vdsبه بستگیداشت

یک بصورت ترانزیستور درواقعکه میکند عمل خطی مقاومت

ولتاژ به آن بستگی VGSمقداردارد

اگرVGS ازVt باشد کمترجریانی و بوده نهایت بی مقاومت

شدن زیاد با کرد نخواهد عبورVGS کمتر نیز مقاومت مقدار

میشود که جریانی مقدار که شود توجه

میشود وارد درین ترمینال بهاز که است جریانی با برابر

جریان و میشود خارج سورس است صفر با برابر گین ترمینال

Figure 44 The iDndashvDS characteristics of the MOSFET in Fig 43 when the voltage applied between drain and source vDS is kept small The device operates as a linear resistor whose value is controlled by vGS

VDSافزایشولتاژ

مقدار از را سورس و درین ولتاژ سمت 0اگر افزایش VDSبهدرین به کانال که سمتی در افتد می کانال روی که ولتاژی دهیم

اندازه به میشود نتیجه VGS- VDSوصل در میکند پیدا کاهشبه آن مقدار زیرا یابد می کاهش قسمت این در کانال عرض

بدین دارد بستگی میشود اعمال کانال زیر ناحیه در که ولتاژی بود نخواهد متقارن دیگر کانال شکل ترتیب

Figure 45 Operation of the enhancement NMOS transistor as vDS is increased The induced channel acquires a tapered shape and its resistance increases as vDS is increased Here vGS is kept constant at a value gt Vt

ترانزیستور اشباع ولتاژ بیشتر افزایش در VDSبا و شده بیشتر نیز کانال مقاومت مقدار

منحنی iD-vDSنتیجه بود نخواهد راست خط یک بصورت دیگر تا ولتاژ محل VDSsat = vGS minus Vtمقدار اگر در کانال کند پیدا افزایش

بیشتر افزایش شود فشرده درین به جریان VDSاتصال در تاثیری ماند خواهد باقی اشباع حد در جریان و گذاشت نخواهد

است شده نامگذاری زیر بصورت ترانزیستور کار نواحی Triode region VDS lt VDSsatSaturation region VDS ge VDSsat

Figure 46 The drain current iD versus the drain-to-source voltage vDS for an enhancement-type NMOS transistor operated with vGS gt Vt

Figure 47 Increasing vDS causes the channel to acquire a tapered shape Eventually as vDS reaches vGS ndash Vtrsquo the channel is pinched off at the drain end Increasing vDS above vGS ndash Vt has little effect (theoretically no effect) on the channelrsquos shape

و جریان رابطه آوردن بدستترانزیستور MOSFETولتاژ

که شود فرض شده vGS gt Vtاگر ایجاد کانال تافرض با همچنین در vDS lt vGS minus Vt tباشد اینکه برای

triodeناحیه باشیم

Figure 48 Derivation of the iDndashvDS characteristic of the NMOS transistor

تریود ناحیه در جریان

داریم میشود تشکیل گیت ناحیه در که خازنی برای

خازنی ظرفیت شده ایجاد کانال نایکنواختی بعلت از جزئی المان یک اگر بود خواهد متغییر کانال ناحیه

فاصله در که گیت زیر نظر xسطح در را دارد قرار با است برابر ناحیه این خازن ظرفیت بگیریم

به اعمالی ولتاژ با آن در شده ذخیره الکتریکی بار که داشت خواهد ربط نقطه این در کانال

ولتاژ طرفی برابر VDSاز که میکند ایجاد میدانیبا است

بازای خازنی ظرفیتگیت ناحیه مساحت واحد

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 13: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

VDSافزایشولتاژ

مقدار از را سورس و درین ولتاژ سمت 0اگر افزایش VDSبهدرین به کانال که سمتی در افتد می کانال روی که ولتاژی دهیم

اندازه به میشود نتیجه VGS- VDSوصل در میکند پیدا کاهشبه آن مقدار زیرا یابد می کاهش قسمت این در کانال عرض

بدین دارد بستگی میشود اعمال کانال زیر ناحیه در که ولتاژی بود نخواهد متقارن دیگر کانال شکل ترتیب

Figure 45 Operation of the enhancement NMOS transistor as vDS is increased The induced channel acquires a tapered shape and its resistance increases as vDS is increased Here vGS is kept constant at a value gt Vt

ترانزیستور اشباع ولتاژ بیشتر افزایش در VDSبا و شده بیشتر نیز کانال مقاومت مقدار

منحنی iD-vDSنتیجه بود نخواهد راست خط یک بصورت دیگر تا ولتاژ محل VDSsat = vGS minus Vtمقدار اگر در کانال کند پیدا افزایش

بیشتر افزایش شود فشرده درین به جریان VDSاتصال در تاثیری ماند خواهد باقی اشباع حد در جریان و گذاشت نخواهد

است شده نامگذاری زیر بصورت ترانزیستور کار نواحی Triode region VDS lt VDSsatSaturation region VDS ge VDSsat

Figure 46 The drain current iD versus the drain-to-source voltage vDS for an enhancement-type NMOS transistor operated with vGS gt Vt

Figure 47 Increasing vDS causes the channel to acquire a tapered shape Eventually as vDS reaches vGS ndash Vtrsquo the channel is pinched off at the drain end Increasing vDS above vGS ndash Vt has little effect (theoretically no effect) on the channelrsquos shape

و جریان رابطه آوردن بدستترانزیستور MOSFETولتاژ

که شود فرض شده vGS gt Vtاگر ایجاد کانال تافرض با همچنین در vDS lt vGS minus Vt tباشد اینکه برای

triodeناحیه باشیم

Figure 48 Derivation of the iDndashvDS characteristic of the NMOS transistor

تریود ناحیه در جریان

داریم میشود تشکیل گیت ناحیه در که خازنی برای

خازنی ظرفیت شده ایجاد کانال نایکنواختی بعلت از جزئی المان یک اگر بود خواهد متغییر کانال ناحیه

فاصله در که گیت زیر نظر xسطح در را دارد قرار با است برابر ناحیه این خازن ظرفیت بگیریم

به اعمالی ولتاژ با آن در شده ذخیره الکتریکی بار که داشت خواهد ربط نقطه این در کانال

ولتاژ طرفی برابر VDSاز که میکند ایجاد میدانیبا است

بازای خازنی ظرفیتگیت ناحیه مساحت واحد

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 14: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

ترانزیستور اشباع ولتاژ بیشتر افزایش در VDSبا و شده بیشتر نیز کانال مقاومت مقدار

منحنی iD-vDSنتیجه بود نخواهد راست خط یک بصورت دیگر تا ولتاژ محل VDSsat = vGS minus Vtمقدار اگر در کانال کند پیدا افزایش

بیشتر افزایش شود فشرده درین به جریان VDSاتصال در تاثیری ماند خواهد باقی اشباع حد در جریان و گذاشت نخواهد

است شده نامگذاری زیر بصورت ترانزیستور کار نواحی Triode region VDS lt VDSsatSaturation region VDS ge VDSsat

Figure 46 The drain current iD versus the drain-to-source voltage vDS for an enhancement-type NMOS transistor operated with vGS gt Vt

Figure 47 Increasing vDS causes the channel to acquire a tapered shape Eventually as vDS reaches vGS ndash Vtrsquo the channel is pinched off at the drain end Increasing vDS above vGS ndash Vt has little effect (theoretically no effect) on the channelrsquos shape

و جریان رابطه آوردن بدستترانزیستور MOSFETولتاژ

که شود فرض شده vGS gt Vtاگر ایجاد کانال تافرض با همچنین در vDS lt vGS minus Vt tباشد اینکه برای

triodeناحیه باشیم

Figure 48 Derivation of the iDndashvDS characteristic of the NMOS transistor

تریود ناحیه در جریان

داریم میشود تشکیل گیت ناحیه در که خازنی برای

خازنی ظرفیت شده ایجاد کانال نایکنواختی بعلت از جزئی المان یک اگر بود خواهد متغییر کانال ناحیه

فاصله در که گیت زیر نظر xسطح در را دارد قرار با است برابر ناحیه این خازن ظرفیت بگیریم

به اعمالی ولتاژ با آن در شده ذخیره الکتریکی بار که داشت خواهد ربط نقطه این در کانال

ولتاژ طرفی برابر VDSاز که میکند ایجاد میدانیبا است

بازای خازنی ظرفیتگیت ناحیه مساحت واحد

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 15: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

و جریان رابطه آوردن بدستترانزیستور MOSFETولتاژ

که شود فرض شده vGS gt Vtاگر ایجاد کانال تافرض با همچنین در vDS lt vGS minus Vt tباشد اینکه برای

triodeناحیه باشیم

Figure 48 Derivation of the iDndashvDS characteristic of the NMOS transistor

تریود ناحیه در جریان

داریم میشود تشکیل گیت ناحیه در که خازنی برای

خازنی ظرفیت شده ایجاد کانال نایکنواختی بعلت از جزئی المان یک اگر بود خواهد متغییر کانال ناحیه

فاصله در که گیت زیر نظر xسطح در را دارد قرار با است برابر ناحیه این خازن ظرفیت بگیریم

به اعمالی ولتاژ با آن در شده ذخیره الکتریکی بار که داشت خواهد ربط نقطه این در کانال

ولتاژ طرفی برابر VDSاز که میکند ایجاد میدانیبا است

بازای خازنی ظرفیتگیت ناحیه مساحت واحد

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 16: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

تریود ناحیه در جریان

داریم میشود تشکیل گیت ناحیه در که خازنی برای

خازنی ظرفیت شده ایجاد کانال نایکنواختی بعلت از جزئی المان یک اگر بود خواهد متغییر کانال ناحیه

فاصله در که گیت زیر نظر xسطح در را دارد قرار با است برابر ناحیه این خازن ظرفیت بگیریم

به اعمالی ولتاژ با آن در شده ذخیره الکتریکی بار که داشت خواهد ربط نقطه این در کانال

ولتاژ طرفی برابر VDSاز که میکند ایجاد میدانیبا است

بازای خازنی ظرفیتگیت ناحیه مساحت واحد

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 17: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

تریود ناحیه در جریان در شده جمع الکتریکی بار تا میشود باعث میدان این

آید در حرکت به زیر سرعت با گیت ناحیه زیر

با است برابر حاصل رانش جریان داشت خواهیم مقادیر جایگذاری با باید اما آمد بدست نقطه یک برای جریان این چه اگر

وجود درین به سورس از که باشد جریانی با برابر با است برابر سورس به درین جریان لذا دارد

داریم گیری انتگرال و جابجائی با

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 18: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

اشباع ناحیه در جریان

جریان مقدار با اشباع ناحیه ابتدای در جریان مقدار با لذا بود خواهد برابر تریود ناحیه انتهای در

کردن جایگزین داشت خواهیم

تکنولوژی به و بوده ثابت مقدار فوق روابط در با آنرا میتوان اینرو از برمیگردد هادی نیمه ساخت

نمود جایگزین ثابت مقداری با است برابر جریان رابطه نتیجه در

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 19: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

میکرونی زیر Sub(تکنولوژیMicron(

به طول نسبت به جریان مقدار که میشود مشاهده دارد بستگی کانال عرض

مقدارL ترانزیستور تا میشود انتخاب سازنده توسط آنجائیکه از باشد استفاده قابل دلخواه جریان برای

میشود محسوب امتیاز یک کوچک تراتزیستور ساختکردن کوچک با تا میشود ترانزیستور Lسعی به

محدودیت علت به حاضر حال در که رسید کوچکتری مقدار این کرد کوچکتر از آنرا نمیتوان ساخت

میکند تعیین تکنولوژی حد را

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 20: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

کانال MOSFETترانزیستور pبا(PMOS)

کانال ترانزیستور پایه pیک یک روی ساخته nبراز استفاده با منفی و مثبت نواحی و میشود

ها +pناخالصی حفره نتیجه در آیند می بوجود بود خواهند جریان ناقل

ترانزیستور شبیه آن کار این nطرز با است کانالکه Vtو VDSو VGSتفاوت هستند منفی همگی

امروزه NMOS و بیشتر سرعت کوچکی بدلیلاز بیشتر کمتر توان استفاده PMOSمصرف مورد

هستند

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 21: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

CMOSترانزیستور تکنولوژیMOS یا و دو )CMOS )Complementary MOSمکمل هر از

ترانزیستور pnنوع میکند استفاده تکنولوژیCMOS دارد کاربرد آنالوگ و دیجیتال مدارات از بسیاری در نوع از پایه روی نام pدر با ناحیه n wellیک ناحیه دو این میشود ایجاد

میشوند جدا هم از عایق یک توسط کانال ترانزیستور کانال nیک ترانزیستور یک و پایه ایجاد nدرچاه pدر

میشود

Figure 49 Cross-section of a CMOS integrated circuit Note that the PMOS transistor is formed in a separate n-type region known as an n well Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well Not shown are the connections made to the p-type body and to the n well the latter functions as the body terminal for the p-channel device

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 22: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

ترانزیستورها شمای

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 23: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

ترانزیستور NMOSشمای هستند معادل شکل سه هر به ترانزیستور پایه از جریان که است آن دهنده نشان فلش جهت

است بیرون نمیشود داده نشان پایه باشند شده متصل هم به سورس و پایه اگر

Figure 410 (a) Circuit symbol for the n-channel enhancement-type MOSFET (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (ie n channel) (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 24: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

ناحیه در ترانزیستور عملکردآستانه ولتاژ زیر

اگر که شد از VGSltVtگفته جریانی باشداگر ناحیه این در اما کرد نخواهد عبور ترانزیستور

که Vtبه VGSولتاژ است ممکن باشد نزدیکعبور آن از دارد ولتاژ با نمائی رابطه که جریانی

آن از میتوان کاربردها اغلب در وجود این با نماید نمود نظر صرف

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 25: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

iD-VDSمشخصه

میدهد نشان را ها منحنی از ای مجموعه زیر شکلبرای یک هر VGSکه اند شده گیری اندازه ثابتی

Figure 411 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated (b) The iDndashvDS characteristics for a device with krsquon (WL) = 10 mAV2

برای bull مختلف عملکرد ناحیه سهنظر در میتوان ترانزیستور

اشباع و تریود قطع گرفتکه bull وقتی اشباع ناحیه

کننده تقویت بعنوان ترانزیستورو میرود بکار است استفاده مورد

بعنوان که ترانزیستوری برایو قطع ناحیه از میکند کار سوئیچ

میشود استفاده تریود

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 26: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

iD-VDSمشخصه که است وقتی قطع ناحیه باید تریود ناحیه از VGSgt=Vtدر و شود ایجاد کانال تا

حال پیوسته VDSطرفی کانال ناحیه تا باشد کوچک باید بماند باقی

نوشت زیر بصورت میتوان را شرط این که لذا بود زیر بصورت جریان رابطه ناحیه این در صورتیکه در آنرا VDSکه میتوان باشد کوچک کافی بقدر

نوشت زیر بصورت این در کانال که است امر این بیانگر خطی رابطه این که

یک بصورت زیر ناحیه مقدار با تعیین خطی مقاومت کرد خواهد عمل

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 27: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

کانال مقاومت

زیر بصورت میتوان همچنین را کانال مقاومتنوشت

آن در که همچنین و شده تشکیل کانل باید اشباع ناحیه در

pinch off لذا باشد داده رخ

ناحیه مرز در جریان دررابطه آن جایگزینی با که داریم اشباع

از مستقل درین جریان ناحیه این در که شود توجهولتاژ VDSولتاژ به فقط و لذا VGSبوه دارد بستگی

کرد استفاده جریان منبع بعنوان میتوان آن از

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 28: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

اشباع ناحیه در جریان

اشباع ناحیه در جریان رابطهبود خواهد مقابل شکل بصورت

ولتاژ از مستقل VDSکه است

Figure 413 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region

Figure 412 The iDndashvGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V krsquon WL = 10 mAV2)

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 29: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

مقاومت بودن محدود اثرخروجی

جریان اشباع حالت در که ولتاژ iDدیدیم VDSاز صادق عمل در امر این اما استافزایش وبا pinch offنقطه VDSنبوده میشود دورتر درین از کانال

ماند می ثابت زیر مقدار حد در کانال سر دو ولتاژ افت حالت این = VGS - V tدرVDSsat افت میشود ایجاد کانال و درین بین که باریکی تخلیه ناحیه در بقیه و

میکند درین جذب و داده شتاب را میرسند تخلیه ناحیه به که را الکترونهائی ولتاژ این

میکند میشود کوچک اندازه به کانال عرض اینحالت در

Figure 415 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain thus reducing the effective channel length (by DL)

را پدیده اینمدوالسیون کانال طول

میگویندChannel Length Modulation

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 30: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

مقدار در کانال طول تغییر اثرجریان

نیز درین جریان مقدار کانال موثر طول شدن کوچک با میکند پیدا کاهش

با را کانال طول تغییر VDSاگر بدانیم متناسب

جریان میدهد نشان ولتاژ IDکه ضریب VDSو با

داشت خواهند رابطه

فرض با

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 31: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

ولتاژ و خروجی جریان رابطهVDS

Figure 416 Effect of vDS on iD in the saturation region The MOSFET parameter VA depends on the process technology and for a given process is proportional to the channel length L

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 32: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

خروجی مقاومت

تغییرات اثر در درین جریان مقدار تغییر میتوانVDSولتاژ داد نشان مقاومت یک بصورت را

داریم فرض با روابط این گرفتن IDدر نظر در بدون درین جریان

است کانال مدوالسیون اثر1048711VA (Early voltage) = 1λ with a typical value of 200 to 300V1048711VA is proportional to L therefore short-channel devices suffer more from channel-length modulation

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 33: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

نظر در با ترانزیستور مدلخروجی مقاومت گرفتن

Figure 417 Large-signal equivalent circuit model of the n-channel MOSFET in saturation incorporating the output resistance ro The output resistance models the linear dependence of iD on vDS

and is given by Eq (422)

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 34: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

PMOSترانزیستور

Figure 418 (a) Circuit symbol for the p-channel enhancement-type MOSFET (b) Modified symbol with an arrowhead on the source lead (c) Simplified circuit symbol for the case where the source is connected to the body (d) The MOSFET with voltages applied and the directions of current flow indicated Note that vGS and vDS are negative and iD flows out of the drain terminal

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 35: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

PMOSترانزیستور

وصل کمتر ولتاژ به درین و باال ولتاژ به سورسمیشود

آستانه VGSو Vt lt0ولتاژ بود خواهد منفی نیز میشود وصل مدار ولتاژ ترین منفی به بدنه

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 36: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

بدنه اثر پیوند دو هر ترانزیستور صحیح عملکرد بایاس BDو BSبرای معکوس بصورت باید

باشند شده ترانزیستور یک بدنه NMOSمعموال میشود وصل مدار ولتاژ ترین منفی به افزایش در VSBبا نتیجه در و میشود بزرگتر نیز وسورس و پایه بین تخلیه ناحیه

مینماید پیشروی کانال زیر ناحیه ایجاد برای الزم ولتاژ نتیجه در شده جمع تخلیه ناحیه در زیادی منفی بار آنجائیکه از

اثر این به یباد می افزایش body Effectکانال میشود گفته دهد قرار تاثیر تحت زیادی تاحد را مدر کارائی میتواند اثر این

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 37: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

حرارت اثر

مقدارVt حرارت در افزایش درجه هر ازای بهاندازه 2mV~به میکند پیدا افزایش

مقدارkn نتیجه در میکند پیدا کاهش حرارت باiDمقدار میکند پیدا کاهش جریان افزایش با

میتوان بایاس ولتاژ از ثابت مقدار یک برایمقدار دما افزایش با کلی حالت در که گفت

iDجریان یابد می کاهش

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 38: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

ورودی از محافظت و شکست پیوند که میرسیم ای نقطه به درین ولتاژ افزایش بهمنی با بصورت وپایه درین

بین ) میکند پیدا ( 150تا 20شکت میشود باعث و خیلی ولت جریان تا(Weak avalancheزیادشود)

ناحیه درین ولتاژ افزایش با باشد کوچک کانال ناحیه که هایی ترانزیستور در پدیده این نماید می پیدا امتداد سورس تا و کرده پیدا زیادی گسترش تخلیه

punch through میشود جریان زیاد افزایش باعث و شده نامیده- گیت ولتاژ افزایش با که دارد وجود دیگری شکست میدهد سپیدیده رخ ورس

حدود) ( 30در به و شده گیت ناحیه عایق رفتن بین از باعث پدیده این ولت( میزند برگشت قابل غیر صدمه (Gate-oxide breakdownترانزیستور

ورودی مقاومت شودکه توجه آنها MOSFETباید ورودی خازن و باال خیلیاز را گیت ولتاژ میتواند هم کم ساکن الکتریکی بار یک لذا است کم خیلی

( کردن بایدازلمس ازاینرو بسوزاند را ترانزیستور و برده باال شکست آستانه(زتران کرد خودداری دست با یستور

های هادی نیمه اکثر امروزه درورودی MOSFETالبته دیودی مدارات دارای میباشند ازترانزیستور محافظت برای

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 39: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

ای تخلیه ترانزیستور ترانزیستورMOS میشود ساخته طریق دو به

یا و Enhancementافزایشی یا و ای Depletionتخلیه

تعبیه ترانزیستور در کانال ابتدا از ای تخلیه ترانزیستور درنوع سیلیسیمی ناحیه یک کانال در ترانزیستور این در میشود

N نواحی که دارد +nوجود این وجود میکند وصل هم به رابازای که میشود باعث ساخته پیش از نیز VGS=0ناحیه

IDجریان شود برقرار ولتاژ VGSافزایش شود بیشتر کانال عمق تا میشود باعث تخلیه کانال از بار ناقلهای تا میشود باعث نیز منفی ولتاژ

جریان نماند باقی کانال در ناقلی که وقتی صفر IDشوند بهمقدار منفی ولتاژ این Vtمیرسد میکند مشخص را

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 40: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

MOS transistors Types and Symbols

D

S

G

D

S

G

G

S

D D

S

G

NMOS Enhancement NMOS

PMOS

Depletion

Enhancement

B

NMOS withBulk Contact

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 41: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

بدنه اثر

بدنه الیه کاربردها بسیاری لحاظ (substrate)در ازپیوند نتیجه در میشوند وصل سورس به PNالکتریکی

میماند باقی معکوس حالت در کانال و بدنه بین ترانزیستور چندین بین الیه این که مجتمع مدارات در

موجود ولتاژ ترین منفی به پایه معموال است مشترکگرایش در پیوند ماندن باقی از تا میشود وصل مدار در

گردند مطمئن معکوس پایه و سورس بین بایاس مدار VSBولتاژ برکار میتواند

به نسبت پایه شدن منفی با که ترتیب بدین گذارد تاثیربازگرداندن برای که میشود بزگتر تخلیه ناحیه سورس

ولتاژ باید قبلی حالت به VGSآن یابد VSB = Source Bulk voltageافزایش

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 42: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

بدنه اثر

آستانه ولتاژ مقدار در تغییر باعث اثر که Vtاین میشود میشود ظاهر آستانه ولتاژ در پارامتر یک بصورت

تغییر که میدهد نشان فوق تغییر VSBمعادله Vtسببتغییر موجب خود که IDمیشود شد خواهد

دیگر گیت یک بصورت آنرا جریان تغییر در پایه ولتاژ اثرتحت بشدت را مدار عملکرد است ممکن که میکند تبدیل

دهد قرار تاثیر

بازای آستانه VSB=0ولتاژ

ساخت پارامتر

فیزیکی پارامتر

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 43: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

The Threshold Voltage

Fermi Potential )-03 V for typical p-type silicon substrates(

پدیده آن در که است میدهد inversionولتاژی رخ

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 44: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

تحلیل برای ترانزیستور مدلدستی

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 45: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

- مقاومت سوئیچ مدل از میتوان مدار سریع تحلیل برای پیچیده مدارات برخی در

آن در که نمود استفاده ترانزیستور برای تری ساده مدل میشود مدل سری مقاومت یک و سوئیچ یک با ترانزیستور

شرایط با متغییر و غیرخطی مقاومتی چنین آنجائیکه ازکه آن برای متوسط مقدار یک تعریف برای بود خواهد مداری

مدل شرایط از قبولی قابل رنج در را مدار عملکرد بتواندمقدار آن در که میشود استفاده زیر معادل مقاومت از کند

استفاده ترانزیستور عملکرد انتهای و ابتدا های مقاومتمیشود

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 46: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

مثال

طریق از را خازن یک بخواهیم اگر مثال برایدشارژ VDD2تا VDD از NMOSترانزیستور

بدست زیر روابط از معادل مقاومت مقدار کنیم آید می

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 47: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

ترانزیستور دینامیکی رفتار

ترانزیستور دینامیکی زمان MOSرفتار از متاثر بشدتپارازیتی خازنهای کردن خالی یا و شارژ برای الزم

یا و ترانزیستور هر همراه ذاتی بطور که هستند مداراست سیمهای با همراه خازنهای

هستند مختلف ریشه سه دارای خازنها این اصلی MOSساختار کانال در موجود بار سورس و درین نواحی معکوس پیوند در موجود تخلیه ناحیه

تابعی و بوده خطی غیر مدار در موجود خازنهای همه هستند اعمالی ولتاژ از

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 48: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

در موجود پارازیتی خازنهای MOSترانزیستور

DS

G

B

CGDCGS

CSB CDBCGB

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 49: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

گیت ناحیه خازن

ظرفیت دارای گیت اکسید در رفته بکار عایق است زیر مقدار با برابر سطح واحد در خازنی

خازن این مقدار گیت اکسید ضخامت شدن کم باافزایش نیز درین جریان عوض در و یافته افزایش

یابد می با خازن این کل که Cgمقدار میشود داده نشان

کرد تجزیه قسمت دو به آنرا میتوان میشود مربوط کانال در موجود بار به آن از بخشی ) است ) ترانزیستور ساختار شکل از ناشی آن از بخشی

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 50: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

ساختاری خازن اکسید تکنیکی مسایل بخاطر عمل در

از هم مقداری گیت ناحیه بر عالوه گیتکه میپوشاند هم را درین و سورس نواحی

امر lateral diffusionاین میشود نامیده کانال موثر ناحیه تا میشود باعث امر Lاین

گیت ناحیه عرض از تر Ldکوتاه شود اثر آمدن بوجود باعث همپوشانی این

و سورس و گیت ناحیه بین خازنیکه میشود درین و گیت ناحیه همچنین

میشود نامیده همپوشانی overlap)خازنcapacitance)

است ثابت و بوده خطی خازن این مقدار وابسته تکنولوژی به آن مقدار آنجائیکه از

اکسید خازن مقدار با آنرا معموال است میکنند ترکیب گیت

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 51: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

کانال خازن ترانزیستور پارازیتی خازن مهمترین خازن MOSاین است به و بوده متغیر ترانزیستور مختلف کاری نواحی در خازن این مقدار

دارد بستگی نیز اعمالی ولتاژ زیر شکل مطابق مختلف ناحیه سه در میتوان را خازن این متغیر مقدار

داد نشان دارد وجود بدنه و گیت بین خازنی اثر قطع ناحیه در وکانال گیت بین جدید خازن و رفته بین از قبلی خازنی اثر کانال تشکیل از بعد

میآید بوجود در نقشی درین و آید می بوجود سورس و گیت بین خازنی اثر اشباع حالت در

ندارد آن

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 52: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

کانال خازن تغییرات که مقدار VGS=0وقتی با برابر کانال خازن WLCoxاست است کم فوق خازن مقدار از بتدریج ترانزیستور شدن روشن زمان تا ولتاژ افزایش با

- بدنه گیت خازن میشود روشن ترانزیستور کانال تشکیل با که وقتی تا میشودتقسیم مساوی بصورت درین و سورس بین خازنی ظرفیت مقدار و رفته ازبین

میشود نسبت مقدار به درین و سورس بین خازنی ظرفیت توزیع اشباع شروع با

میکند پیدا بستگی و شده کاسته تدریج به اشباع حالت در گیت خازنی ظرفیت کل مقدار ضمن در

23به میرسد اولیه مقدار

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 53: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

گیت خازن متوسط مقدار

را گیت خازن مقدار میتوان ساده محاسبات برای زد تقریب زیر بصورت

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 54: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

پیوند ناحیه خازن بدنه و درین همچنین و بدنه و سورس بین موجود معکوس پیوند

نام به دیگری خازنی به diffusion capacitanceخاصیت افزاید می ترانزیستور

بایاس ولتاژ افزایش با و بوده خطی غیر تخلیه ناحیه خازن یابد می کاهش معکوس

است مولفه دو دارای فوق معکوس پیوند ) پیوند ) این بودن ای پله بعلت بدنه و سورس بین زیرین صفحه پیوند

m=05ضریب میشود گرفته نظر در

و سورس بین که ها دیواره stopperپیوند باالتر بعلت آید می بوجوددوپینگ بیشتر stopperبودن نیز آمده بوجود خازنی ظرفیت مقدار

بین مربوطه ضریب و نبوده ای پله پیوند این 5تا 033میشود است آنجائیکه دیگر Xjاز پارامتر با آنرا میتوان میشود مربوط ساخت تکنولوژی به

نوشت زیر بصورت را خازنی ظرفیت و ترکیب فوق رابطه

Cj the junction capacitance per unit area

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 55: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

Diffusion Capacitance

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 56: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

Junction Capacitance

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 57: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

ترانزیستور های خازن مدل را ترانزیستور خازنی مدل میتوان شده انجام های بحث به توجه با

نمود معرفی زیر شکل بصورت مصرف کم و باال کارائی با مدار یک طراحی برای مدل این با آشنائی

است الزامی

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 58: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

- درین مقاومتسورس

ترانزیستور عملکرد در که دیگر پارازیتی عامل یکدرین و سورس بین مقاومت میکند بازی نقش

ترانزیستورهای در بخصوص عامل این است میکند بازی مهمی نقش کوچک

میشود مشخص زیر رابطه با مقاومت این مقدارRC the contact resistance W the width of the transistor and LSD the length of the source or drain region

is the sheet resistance per square of the drain sourcediffusion and ranges from 20 to 100

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 59: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

- درین مقاومتسورس ولتاژ یک برای درین جریان کاهش باعث مقاومت این وجود

هدف یک بعنوان آن داشتن نگه کوچک لذا میشود معین میشود گرفته نظر در طراحی

آن کردن کم برای روش که silicidationیک میشود نامیدهتنگستن یا و تیتانیم با درین و سورس ناحیه سطح آن در

میشود پوشانده پهنای افزایش فوق مقاومت کاهش دیگر راه یک

است ترانزیستور

یک دقت بدون طراحی که شود دقت میتواند layoutبایدکارائی و شده مختلفی پارازیتی المانهای آمدن بوجود باعث

آورد می پائین را مدار

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 60: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

دوم درجه عوامل

غیر دیگری عوامل ترانزیستورها شدن تر کوچک با میگذارند تاثیر مدار عملکرد در شده ذکر موارد از

بودن بعدی یک فرض کوچک ترانزیستورهای برایتری پیچیده مدلهای از باید و میخورد برهم مدل

نمود استفاده این با آشنائی امروزی ادوات طراحی برای اگرچه

درجه از 2عوامل بسیاری برای اما دارد اهمیتتر ساده مدلهای از میتوان سریع های تحلیل

نمود استفاده

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 61: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

The Sub-Micron MOS Transistor

bull Threshold Variations

bull Parasitic Resistances

bull Velocity Sauturation and Mobility Degradation

bull Subthreshold Conduction

bull Latchup

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 62: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

سرعت اشباع

کوتاه خیلی کانال با ترانزیستورهای قبلی short-channel devicesرفتار های مدل با نمیتوان را میشود نامیده سرعت اشباع پدیده امر این در عامل مهمترین داد نشان

است مستقل آن مقدار از ولی است متناسب الکتریکی میدان با ناقلها سرعت آنجائیکه از مدل این از نمیتوانند ناقلها قوی میدانهای در وجود این با است ثابت مقداری آنها حرکت قابلیت

نمایند تبعیت بحرانی مقدار به کانال طول که وقتی واقع پدیده Xcدر بدلیل ناقلها سرعت scatteringیرسد

میرسد اشباع مرز به ناقلها برخورد از ناشی ترانزیستور یک کانال NMOSبرای طول 1umبا دهد رخ پدیده این تا است کافی ولت چند فقط

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 63: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

سرعت اشباع

زیر بصورت را میدان با سرعت رابطه میتوان زد تقریب

داریم اشباع ناحیه مرز در

زیر بصورت مجددا میتوان را جریان رابطه اینرو ازاشباع kرابطه نوشت از معیاری میتوان را

افزایش با بزرگتر Vdsدانست یا ومقدار به Lشدن کسر این 1مقدار

میشود نزدیکمقدار کوتاه کانال کمتر 1از kبرای

از کمتر جریان تا میشود باعث و شده باشد انتظار مورد مقدار

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 64: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

سرعت اشباع

افزایش حد Vdsبا به کانال الکتریکی میداناشباع سرعت به درین ناقلهای و رسیده بحرانی

مقدار زیر Vdsatمیرسند بصورت میتوان را نمود محاسبه

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 65: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

سرعت اشباع ولتاژ بیشتر را Vdsافزایش جریان

برخی موجب اما نمیدهد افزایش میگردد جالب های پدیده

اگر کوتاه کانال با ترانزیستورهای درVGT باشد شده Vdsat ltVGTبزرگ

ولتاژ رسیدن از قبل ترانزیستور ومقدار- به سورس به VGS-VTدرین

ترانزیستور اینرو از میرسد اشباعکارخواهد اشباع در بیشتری مدت

نمود جریان از Idsatمقدار Idsکمتر

و بوده بلند کانال ترانزیستورهایولتاژ با خطی تقریبا دارد VGSرابطه

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 66: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

سرعت اشباع

بصورت را سرعت اشباع اثر بتوان اینکه برایساده مدل از گرفت نظر در معادالت در تری ساده

میشود استفاده زیر شده

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 67: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

آستانه ولتاژ تغییرات ولتاژ و تکنولوژی پارامترهای به آستانه ولـتاز معمولی ترانزیستورهای VSBبرای

ولتاژ ترانزیستورها شدن کوچک با اما کرد فرض ثابت آنرا میتوان و دارد بستگیمقادیر به WLVDSآستانه میشود وابسته نیز

تاثیر به فقط آستانه ولتاژ محاسبه برای معمولی ترانزیستور تشکیل VGSدر درسورس معکوس بایاس پیوندهای به مربوط تخلیه نواحی به و میشود دقت کانال

نمیشود توجهی درین و حالت آمدن بوجود برای نیز کوچک ولتاژ یک وجود کانال طول شدن کوچک با

Inversion درین و سورس به که گیت زیر ناحیه از قسمتی زیرا یود خواهد کافی مقدار لذا اند شده خالی ناقل از قبال میشود VT0مربوط یافت خواهد کاهش

ولتاژ شدن زیاد با ترتیب همین به Vdsبه و شده بزرگتر گیت زیر تخلیه ناحیه نیز آستانه ولتاژ وابستگی باعث که خاصیت این بود خواهد نیاز کمتری آستانه ولتاژ

ولتاژ میشود Vdsبهthe drain-induced barrier lowering or DIBL

میشود نامیده بیشتر افزایش با VDSبا و برسند هم به درین و سورس ناحیه حتی است ممکن

پدیده افتادن به punch-throughاتفاق و کرده عبور ترانزیستور از زیادی جریان شد پدیده این مانع باید اینرو از بزند صدمه آن

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 68: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

آستانه ولتاژ تغییرات کانال بصورت مجتمع مدارات ترانزیستورهای اکثر امروزه آنجائیکه از

ترانزیستورهای همه برای آستانه ولتاژ تغییرات میشوند ساخته کوتاه نمیکند ایجاد آنچنانی مشکل و بود خواهد مشابه مدار

پدیده جریان DIBLاما که دینامیکی های حافظه مانند مدارهائی درمیتوان است سلول در موجود داده ولتاژ از تابعی سلول هر نشتی داده به وابسته نویز آمدن بوجود باعث امر این باشد ساز مسئله

میشود

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 69: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

Latchup

ترانزیستور پیوندهای MOSساختار ذاتی بصورت که است بنحویpn دو ترانزیستورهای به شبیه ساختاری میتواند آن در موجود

باشد داشته تریستور یا و قطبی شوند روشن ها تریستور این علتی هر به اتصال VSSبه VDDاگر

گردد مدار به دائمی صدمه باعث میتواند که شد خواهد کوتاه صفحه شکل در شده دهده نشان معادل ترانزیستورهای از یکی اگر

ترانزیستور بیس گیرد قرار مستقیم گرایش در دلیلی هر به بعدایجاد ترانزیستور دو بین مثبت فیدبک یک و نموده تغذیه را دیگر بسوزاند را ترانزیستور تا میشود زیاد آنقدر جریان این میشود

پدیده latch upاین میشود نامیده های مقاومت باید فوق پدیده از پرهیز Rnwell and Rpsubsبرای

اینکار برای داد کاهش را مثبت فیدبک ایجاد امکان تا کرد کوچک را میکنند زیاد را چاه و بدنه های کنتاکت تعداد

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 70: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

Latchup

(a) Origin of latchup (b) Equivalent circuit

VDD

Rpsubs

Rnwell p-source

n-source

n+ n+p+ p+ p+ n+

p-substrateRpsubs

Rnwell

VDD

n-well

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 71: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

SPICE MODELS

Level 1 Long Channel Equations - Very Simple

Level 2 Physical Model - Includes VelocitySaturation and Threshold Variations

Level 3 Semi-Emperical - Based on curve fittingto measured devices

Level 4 (BSIM) Emperical - Simple and Popular

برنامه است SPICEدر شده گرفته نظر در ترانزیستور برای مختلف مدل سه میشوند شناخته سطح سه با که

مدل اند شده گذاشته کنار تقریبا مدل سه هر کوتاه پایه ترانزیستورهای توسعه باBerkley میرود بکار ترانزیستور کردن مدل برای امروزه که است مدلی

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 72: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

MAIN MOS SPICE PARAMETERS

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 73: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

SPICE Parameters for Parasitics

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 74: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

SPICE Transistors Parameters

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 75: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

Technology Evolution

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 76: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

Process Variations

Devices parameters vary between runs and even on the same die

Variations in the process parameters such as impurity concentration den-sities oxide thicknesses and diffusion depths These are caused by non-uniform conditions during the deposition andor the diffusion of theimpurities This introduces variations in the sheet resistances and transis-tor parameters such as the threshold voltage

Variations in the dimensions of the devices mainly resulting from thelimited resolution of the photolithographic process This causes (WL)variations in MOS transistors and mismatches in the emitter areas ofbipolar devices

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT

Page 77: الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

Impact of Device Variations

110 120 130 140 150 160

Leff )in mm(

150

170

190

210

De

lay

)nse

c(

ndash090 ndash080 ndash070 ndash060 ndash050

VTp )V(

150

170

190

210

De

lay

)nse

c(

Delay of Adder circuit as a function of variations in L and VT