《 数字电子技术基础 》 (第四版) 教学课件 清华大学 阎石 王红
DESCRIPTION
《 数字电子技术基础 》 (第四版) 教学课件 清华大学 阎石 王红. 联系地址:清华大学 自动化系 邮政编码: 100084 电子信箱: [email protected] 联系电话 : (010)62772440 62782121. 第八章 可编程逻辑器件. 第八章 可编程逻辑器件 ( PLD, Programmable Logic Device ). 8.1 概述 一、 PLD 的基本特点: 1. 数字集成电路从功能上有分为 通用型、专用型两大类 - PowerPoint PPT PresentationTRANSCRIPT
《数字电子技术基础》第四版《数字电子技术基础》第四版
《数字电子技术基础》《数字电子技术基础》(第四版)(第四版)教学课件教学课件
清华大学 清华大学 阎石 王红阎石 王红
联系地址:清华大学 自动化系联系地址:清华大学 自动化系邮政编码:邮政编码: 100084100084
电子信箱:电子信箱: [email protected][email protected]联系电话联系电话:: (010)62772440 62782121(010)62772440 62782121
《数字电子技术基础》第四版《数字电子技术基础》第四版第八章 可编程逻辑器件第八章 可编程逻辑器件(( PLD, Programmable Logic DevicePLD, Programmable Logic Device ))
8.1 8.1 概述概述一、一、 PLDPLD 的基本特点:的基本特点:1. 1. 数字集成电路从功能上有分为 通用型、专用型两大类数字集成电路从功能上有分为 通用型、专用型两大类
2. PLD2. PLD 的特点:是一种按通用器件来生产,但逻辑功能是的特点:是一种按通用器件来生产,但逻辑功能是由用户通过对器件编程来设定的由用户通过对器件编程来设定的
数字系统
《数字电子技术基础》第四版《数字电子技术基础》第四版
二、二、 PLDPLD 的发展和分类的发展和分类PROMPROM 是最早的是最早的 PLDPLD
1.1. PAL PAL 可编程逻辑阵列可编程逻辑阵列2.2. FPLA FPLA 现场可编程阵列逻辑现场可编程阵列逻辑3.3. GAL GAL 通用阵列逻辑通用阵列逻辑4.4. EPLD EPLD 可擦除的可编程逻辑器件可擦除的可编程逻辑器件5.5. FPGA FPGA 现场可编程门阵列现场可编程门阵列6.6. ISP-PLD ISP-PLD 在系统可编程的在系统可编程的 PLDPLD
《数字电子技术基础》第四版《数字电子技术基础》第四版
8.2 FPLA8.2 FPLA
组合电路和时序电路结构的通用形式组合电路和时序电路结构的通用形式
A0~An-1
W0
W(2n-1)
D0
Dm
《数字电子技术基础》第四版《数字电子技术基础》第四版
8.2 FPLA8.2 FPLA组合电路和时序电路结构的通用形式组合电路和时序电路结构的通用形式
“ ”可编程的 或 阵列“ ”可编程的 与 阵列
《数字电子技术基础》第四版《数字电子技术基础》第四版
8.3 PAL8.3 PAL (( Programmable Array LogicProgrammable Array Logic ))一、基本结构形式一、基本结构形式
可编程“与”阵列可编程“与”阵列 ++ 固定“或”阵列固定“或”阵列 ++ 输出电路输出电路最简单的形式为:最简单的形式为:
二、编程单元二、编程单元出厂时,出厂时,所有的交叉点均有熔丝所有的交叉点均有熔丝
《数字电子技术基础》第四版《数字电子技术基础》第四版8.4 GAL8.4 GAL (( Generic Array LogicGeneric Array Logic ))一、电路结构形式一、电路结构形式可编程“与”阵列 可编程“与”阵列 + + 固定“或”阵列 固定“或”阵列 + + 可编程输出电路可编程输出电路
OLMCOLMC
二、编程单元二、编程单元采用采用 EE22CMOS CMOS 可改写可改写
《数字电子技术基础》第四版《数字电子技术基础》第四版8.5 EPLD8.5 EPLD
一、结构特点一、结构特点相当于相当于““ 与与 -- 或”阵列(或”阵列( PALPAL ) ) + OLMC+ OLMC
二、采用二、采用 EPROMEPROM 工艺工艺 集成度提高 集成度提高
《数字电子技术基础》第四版《数字电子技术基础》第四版8.6 FPGA8.6 FPGA (( Field Programmable Gate ArrayField Programmable Gate Array ))一、基本结构一、基本结构
1. IOB
2. CLB
3. 互连资源
4. SRAM
《数字电子技术基础》第四版《数字电子技术基础》第四版二、编程数据的装载二、编程数据的装载
1. 数据可先放在 EPROM 或 PC 机中
2. 通电后,自行启动 FPGA 内部的一个时序控制逻辑电路,将在 EPROM 中存放的数据读入 FPGA 的 SRAM 中
3. “ 装载”结束后,进入编程设定的工作状态
!!每次停电后, SRAM中数据消失下次工作仍需重新装载
《数字电子技术基础》第四版《数字电子技术基础》第四版
8.7 PLD8.7 PLD 的编程的编程以上各种以上各种 PLDPLD 均需离线进行编程操作,使用开发系统均需离线进行编程操作,使用开发系统
一、开发系统一、开发系统1.1. 硬件:计算机硬件:计算机 ++ 编程器编程器2.2. 软件:开发环境(软件平台)软件:开发环境(软件平台) VHDL, VerilogVHDL, Verilog
真值表,方程式,电路逻辑图(真值表,方程式,电路逻辑图( SchematicSchematic )) ,,状态转换图( 状态转换图( FSMFSM ))
《数字电子技术基础》第四版《数字电子技术基础》第四版
二、步骤二、步骤• 抽象(系统设计采用抽象(系统设计采用 Top-DownTop-Down 的设计方法)的设计方法)• 选定选定 PLDPLD• 选定开发系统选定开发系统• 编写源程序(或输入文件)编写源程序(或输入文件)• 调试,运行仿真,产生下载文件调试,运行仿真,产生下载文件• 下载下载• 测试测试
《数字电子技术基础》第四版《数字电子技术基础》第四版8.8 8.8 在系统可编程逻辑器件(在系统可编程逻辑器件( In-System PLDIn-System PLD ))
一、主要特点一、主要特点
** 采用采用 EE22CMOSCMOS 工艺工艺** 将写入将写入 // 擦除控制电路及读擦除控制电路及读 // 写脉冲发生电路集成于写脉冲发生电路集成于 PLDPLD
内内** 擦、写也只需外加正常工作电压(内有升压电路)擦、写也只需外加正常工作电压(内有升压电路)** 可以不从系统板上拔下,“在系统”进行编程可以不从系统板上拔下,“在系统”进行编程
《数字电子技术基础》第四版《数字电子技术基础》第四版二、低密度 二、低密度 ISP-PLDISP-PLD在在 GAL16V8GAL16V8 基础上,加入擦基础上,加入擦 // 写控制电路形成的写控制电路形成的ispGAL16z8ispGAL16z8** 功能相同功能相同